usr.sbin/bhyve/pci_ahci.c

   1 /*-
   2  * SPDX-License-Identifier: BSD-2-Clause-FreeBSD
   3  *
   4  * Copyright (c) 2013  Zhixiang Yu <zcore@freebsd.org>
   5  * Copyright (c) 2015-2016 Alexander Motin <mav@FreeBSD.org>
   6  * All rights reserved.
   7  *
   8  * Redistribution and use in source and binary forms, with or without
   9  * modification, are permitted provided that the following conditions
  10  * are met:
  11  * 1. Redistributions of source code must retain the above copyright
  12  *    notice, this list of conditions and the following disclaimer.
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in the
  15  *    documentation and/or other materials provided with the distribution.
  16  *
  17  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND
  18  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  19  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  20  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  21  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  22  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  23  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  24  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  25  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  26  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  27  * SUCH DAMAGE.
  28  *
  29  * $FreeBSD$
  30  */
  31
  32 #include <sys/cdefs.h>
  33 __FBSDID("$FreeBSD$");
  34
  35 #include <sys/param.h>
  36 #include <sys/linker_set.h>
  37 #include <sys/stat.h>
  38 #include <sys/uio.h>
  39 #include <sys/ioctl.h>
  40 #include <sys/disk.h>
  41 #include <sys/ata.h>
  42 #include <sys/endian.h>
  43
  44 #include <machine/vmm_snapshot.h>
  45
  46 #include <errno.h>
  47 #include <fcntl.h>
  48 #include <stdio.h>
  49 #include <stdlib.h>
  50 #include <stdint.h>
  51 #include <string.h>
  52 #include <strings.h>
  53 #include <unistd.h>
  54 #include <assert.h>
  55 #include <pthread.h>
  56 #include <pthread_np.h>
  57 #include <inttypes.h>
  58 #include <md5.h>
  59
  60 #include "bhyverun.h"
  61 #include "config.h"
  62 #include "debug.h"
  63 #include "pci_emul.h"
  64 #include "ahci.h"
  65 #include "block_if.h"
  66
  67 #define DEF_PORTS       6       /* Intel ICH8 AHCI supports 6 ports */
  68 #define MAX_PORTS       32      /* AHCI supports 32 ports */
  69
  70 #define PxSIG_ATA       0x00000101 /* ATA drive */
  71 #define PxSIG_ATAPI     0xeb140101 /* ATAPI drive */
  72
  73 enum sata_fis_type {
  74         FIS_TYPE_REGH2D         = 0x27, /* Register FIS - host to device */
  75         FIS_TYPE_REGD2H         = 0x34, /* Register FIS - device to host */
  76         FIS_TYPE_DMAACT         = 0x39, /* DMA activate FIS - device to host */
  77         FIS_TYPE_DMASETUP       = 0x41, /* DMA setup FIS - bidirectional */
  78         FIS_TYPE_DATA           = 0x46, /* Data FIS - bidirectional */
  79         FIS_TYPE_BIST           = 0x58, /* BIST activate FIS - bidirectional */
  80         FIS_TYPE_PIOSETUP       = 0x5F, /* PIO setup FIS - device to host */
  81         FIS_TYPE_SETDEVBITS     = 0xA1, /* Set dev bits FIS - device to host */
  82 };
  83
  84 /*
  85  * SCSI opcodes
  86  */
  87 #define TEST_UNIT_READY         0x00
  88 #define REQUEST_SENSE           0x03
  89 #define INQUIRY                 0x12
  90 #define START_STOP_UNIT         0x1B
  91 #define PREVENT_ALLOW           0x1E
  92 #define READ_CAPACITY           0x25
  93 #define READ_10                 0x28
  94 #define POSITION_TO_ELEMENT     0x2B
  95 #define READ_TOC                0x43
  96 #define GET_EVENT_STATUS_NOTIFICATION 0x4A
  97 #define MODE_SENSE_10           0x5A
  98 #define REPORT_LUNS             0xA0
  99 #define READ_12                 0xA8
 100 #define READ_CD                 0xBE
 101
 102 /*
 103  * SCSI mode page codes
 104  */
 105 #define MODEPAGE_RW_ERROR_RECOVERY      0x01
 106 #define MODEPAGE_CD_CAPABILITIES        0x2A
 107
 108 /*
 109  * ATA commands
 110  */
 111 #define ATA_SF_ENAB_SATA_SF             0x10
 112 #define ATA_SATA_SF_AN                  0x05
 113 #define ATA_SF_DIS_SATA_SF              0x90
 114
 115 /*
 116  * Debug printf
 117  */
 118 #ifdef AHCI_DEBUG
 119 static FILE *dbg;
 120 #define DPRINTF(format, arg...) do{fprintf(dbg, format, ##arg);fflush(dbg);}while(0)
 121 #else
 122 #define DPRINTF(format, arg...)
 123 #endif
 124 #define WPRINTF(format, arg...) printf(format, ##arg)
 125
 126 #define AHCI_PORT_IDENT 20 + 1
 127
 128 struct ahci_ioreq {
 129         struct blockif_req io_req;
 130         struct ahci_port *io_pr;
 131         STAILQ_ENTRY(ahci_ioreq) io_flist;
 132         TAILQ_ENTRY(ahci_ioreq) io_blist;
 133         uint8_t *cfis;
 134         uint32_t len;
 135         uint32_t done;
 136         int slot;
 137         int more;
 138         int readop;
 139 };
 140
 141 struct ahci_port {
 142         struct blockif_ctxt *bctx;
 143         struct pci_ahci_softc *pr_sc;
 144         struct ata_params ata_ident;
 145         uint8_t *cmd_lst;
 146         uint8_t *rfis;
 147         int port;
 148         int atapi;
 149         int reset;
 150         int waitforclear;
 151         int mult_sectors;
 152         uint8_t xfermode;
 153         uint8_t err_cfis[20];
 154         uint8_t sense_key;
 155         uint8_t asc;
 156         u_int ccs;
 157         uint32_t pending;
 158
 159         uint32_t clb;
 160         uint32_t clbu;
 161         uint32_t fb;
 162         uint32_t fbu;
 163         uint32_t is;
 164         uint32_t ie;
 165         uint32_t cmd;
 166         uint32_t unused0;
 167         uint32_t tfd;
 168         uint32_t sig;
 169         uint32_t ssts;
 170         uint32_t sctl;
 171         uint32_t serr;
 172         uint32_t sact;
 173         uint32_t ci;
 174         uint32_t sntf;
 175         uint32_t fbs;
 176
 177         /*
 178          * i/o request info
 179          */
 180         struct ahci_ioreq *ioreq;
 181         int ioqsz;
 182         STAILQ_HEAD(ahci_fhead, ahci_ioreq) iofhd;
 183         TAILQ_HEAD(ahci_bhead, ahci_ioreq) iobhd;
 184 };
 185
 186 struct ahci_cmd_hdr {
 187         uint16_t flags;
 188         uint16_t prdtl;
 189         uint32_t prdbc;
 190         uint64_t ctba;
 191         uint32_t reserved[4];
 192 };
 193
 194 struct ahci_prdt_entry {
 195         uint64_t dba;
 196         uint32_t reserved;
 197 #define DBCMASK         0x3fffff
 198         uint32_t dbc;
 199 };
 200
 201 struct pci_ahci_softc {
 202         struct pci_devinst *asc_pi;
 203         pthread_mutex_t mtx;
 204         int ports;
 205         uint32_t cap;
 206         uint32_t ghc;
 207         uint32_t is;
 208         uint32_t pi;
 209         uint32_t vs;
 210         uint32_t ccc_ctl;
 211         uint32_t ccc_pts;
 212         uint32_t em_loc;
 213         uint32_t em_ctl;
 214         uint32_t cap2;
 215         uint32_t bohc;
 216         uint32_t lintr;
 217         struct ahci_port port[MAX_PORTS];
 218 };
 219 #define ahci_ctx(sc)    ((sc)->asc_pi->pi_vmctx)
 220
 221 static void ahci_handle_port(struct ahci_port *p);
 222
 223 static inline void lba_to_msf(uint8_t *buf, int lba)
 224 {
 225         lba += 150;
 226         buf[0] = (lba / 75) / 60;
 227         buf[1] = (lba / 75) % 60;
 228         buf[2] = lba % 75;
 229 }
 230
 231 /*
 232  * Generate HBA interrupts on global IS register write.
 233  */
 234 static void
 235 ahci_generate_intr(struct pci_ahci_softc *sc, uint32_t mask)
 236 {
 237         struct pci_devinst *pi = sc->asc_pi;
 238         struct ahci_port *p;
 239         int i, nmsg;
 240         uint32_t mmask;
 241
 242         /* Update global IS from PxIS/PxIE. */
 243         for (i = 0; i < sc->ports; i++) {
 244                 p = &sc->port[i];
 245                 if (p->is & p->ie)
 246                         sc->is |= (1 << i);
 247         }
 248         DPRINTF("%s(%08x) %08x", __func__, mask, sc->is);
 249
 250         /* If there is nothing enabled -- clear legacy interrupt and exit. */
 251         if (sc->is == 0 || (sc->ghc & AHCI_GHC_IE) == 0) {
 252                 if (sc->lintr) {
 253                         pci_lintr_deassert(pi);
 254                         sc->lintr = 0;
 255                 }
 256                 return;
 257         }
 258
 259         /* If there is anything and no MSI -- assert legacy interrupt. */
 260         nmsg = pci_msi_maxmsgnum(pi);
 261         if (nmsg == 0) {
 262                 if (!sc->lintr) {
 263                         sc->lintr = 1;
 264                         pci_lintr_assert(pi);
 265                 }
 266                 return;
 267         }
 268
 269         /* Assert respective MSIs for ports that were touched. */
 270         for (i = 0; i < nmsg; i++) {
 271                 if (sc->ports <= nmsg || i < nmsg - 1)
 272                         mmask = 1 << i;
 273                 else
 274                         mmask = 0xffffffff << i;
 275                 if (sc->is & mask && mmask & mask)
 276                         pci_generate_msi(pi, i);
 277         }
 278 }
 279
 280 /*
 281  * Generate HBA interrupt on specific port event.
 282  */
 283 static void
 284 ahci_port_intr(struct ahci_port *p)
 285 {
 286         struct pci_ahci_softc *sc = p->pr_sc;
 287         struct pci_devinst *pi = sc->asc_pi;
 288         int nmsg;
 289
 290         DPRINTF("%s(%d) %08x/%08x %08x", __func__,
 291             p->port, p->is, p->ie, sc->is);
 292
 293         /* If there is nothing enabled -- we are done. */
 294         if ((p->is & p->ie) == 0)
 295                 return;
 296
 297         /* In case of non-shared MSI always generate interrupt. */
 298         nmsg = pci_msi_maxmsgnum(pi);
 299         if (sc->ports <= nmsg || p->port < nmsg - 1) {
 300                 sc->is |= (1 << p->port);
 301                 if ((sc->ghc & AHCI_GHC_IE) == 0)
 302                         return;
 303                 pci_generate_msi(pi, p->port);
 304                 return;
 305         }
 306
 307         /* If IS for this port is already set -- do nothing. */
 308         if (sc->is & (1 << p->port))
 309                 return;
 310
 311         sc->is |= (1 << p->port);
 312
 313         /* If interrupts are enabled -- generate one. */
 314         if ((sc->ghc & AHCI_GHC_IE) == 0)
 315                 return;
 316         if (nmsg > 0) {
 317                 pci_generate_msi(pi, nmsg - 1);
 318         } else if (!sc->lintr) {
 319                 sc->lintr = 1;
 320                 pci_lintr_assert(pi);
 321         }
 322 }
 323
 324 static void
 325 ahci_write_fis(struct ahci_port *p, enum sata_fis_type ft, uint8_t *fis)
 326 {
 327         int offset, len, irq;
 328
 329         if (p->rfis == NULL || !(p->cmd & AHCI_P_CMD_FRE))
 330                 return;
 331
 332         switch (ft) {
 333         case FIS_TYPE_REGD2H:
 334                 offset = 0x40;
 335                 len = 20;
 336                 irq = (fis[1] & (1 << 6)) ? AHCI_P_IX_DHR : 0;
 337                 break;
 338         case FIS_TYPE_SETDEVBITS:
 339                 offset = 0x58;
 340                 len = 8;
 341                 irq = (fis[1] & (1 << 6)) ? AHCI_P_IX_SDB : 0;
 342                 break;
 343         case FIS_TYPE_PIOSETUP:
 344                 offset = 0x20;
 345                 len = 20;
 346                 irq = (fis[1] & (1 << 6)) ? AHCI_P_IX_PS : 0;
 347                 break;
 348         default:
 349                 WPRINTF("unsupported fis type %d", ft);
 350                 return;
 351         }
 352         if (fis[2] & ATA_S_ERROR) {
 353                 p->waitforclear = 1;
 354                 irq |= AHCI_P_IX_TFE;
 355         }
 356         memcpy(p->rfis + offset, fis, len);
 357         if (irq) {
 358                 if (~p->is & irq) {
 359                         p->is |= irq;
 360                         ahci_port_intr(p);
 361                 }
 362         }
 363 }
 364
 365 static void
 366 ahci_write_fis_piosetup(struct ahci_port *p)
 367 {
 368         uint8_t fis[20];
 369
 370         memset(fis, 0, sizeof(fis));
 371         fis[0] = FIS_TYPE_PIOSETUP;
 372         ahci_write_fis(p, FIS_TYPE_PIOSETUP, fis);
 373 }
 374
 375 static void
 376 ahci_write_fis_sdb(struct ahci_port *p, int slot, uint8_t *cfis, uint32_t tfd)
 377 {
 378         uint8_t fis[8];
 379         uint8_t error;
 380
 381         error = (tfd >> 8) & 0xff;
 382         tfd &= 0x77;
 383         memset(fis, 0, sizeof(fis));
 384         fis[0] = FIS_TYPE_SETDEVBITS;
 385         fis[1] = (1 << 6);
 386         fis[2] = tfd;
 387         fis[3] = error;
 388         if (fis[2] & ATA_S_ERROR) {
 389                 p->err_cfis[0] = slot;
 390                 p->err_cfis[2] = tfd;
 391                 p->err_cfis[3] = error;
 392                 memcpy(&p->err_cfis[4], cfis + 4, 16);
 393         } else {
 394                 *(uint32_t *)(fis + 4) = (1 << slot);
 395                 p->sact &= ~(1 << slot);
 396         }
 397         p->tfd &= ~0x77;
 398         p->tfd |= tfd;
 399         ahci_write_fis(p, FIS_TYPE_SETDEVBITS, fis);
 400 }
 401
 402 static void
 403 ahci_write_fis_d2h(struct ahci_port *p, int slot, uint8_t *cfis, uint32_t tfd)
 404 {
 405         uint8_t fis[20];
 406         uint8_t error;
 407
 408         error = (tfd >> 8) & 0xff;
 409         memset(fis, 0, sizeof(fis));
 410         fis[0] = FIS_TYPE_REGD2H;
 411         fis[1] = (1 << 6);
 412         fis[2] = tfd & 0xff;
 413         fis[3] = error;
 414         fis[4] = cfis[4];
 415         fis[5] = cfis[5];
 416         fis[6] = cfis[6];
 417         fis[7] = cfis[7];
 418         fis[8] = cfis[8];
 419         fis[9] = cfis[9];
 420         fis[10] = cfis[10];
 421         fis[11] = cfis[11];
 422         fis[12] = cfis[12];
 423         fis[13] = cfis[13];
 424         if (fis[2] & ATA_S_ERROR) {
 425                 p->err_cfis[0] = 0x80;
 426                 p->err_cfis[2] = tfd & 0xff;
 427                 p->err_cfis[3] = error;
 428                 memcpy(&p->err_cfis[4], cfis + 4, 16);
 429         } else
 430                 p->ci &= ~(1 << slot);
 431         p->tfd = tfd;
 432         ahci_write_fis(p, FIS_TYPE_REGD2H, fis);
 433 }
 434
 435 static void
 436 ahci_write_fis_d2h_ncq(struct ahci_port *p, int slot)
 437 {
 438         uint8_t fis[20];
 439
 440         p->tfd = ATA_S_READY | ATA_S_DSC;
 441         memset(fis, 0, sizeof(fis));
 442         fis[0] = FIS_TYPE_REGD2H;
 443         fis[1] = 0;                     /* No interrupt */
 444         fis[2] = p->tfd;                /* Status */
 445         fis[3] = 0;                     /* No error */
 446         p->ci &= ~(1 << slot);
 447         ahci_write_fis(p, FIS_TYPE_REGD2H, fis);
 448 }
 449
 450 static void
 451 ahci_write_reset_fis_d2h(struct ahci_port *p)
 452 {
 453         uint8_t fis[20];
 454
 455         memset(fis, 0, sizeof(fis));
 456         fis[0] = FIS_TYPE_REGD2H;
 457         fis[3] = 1;
 458         fis[4] = 1;
 459         if (p->atapi) {
 460                 fis[5] = 0x14;
 461                 fis[6] = 0xeb;
 462         }
 463         fis[12] = 1;
 464         ahci_write_fis(p, FIS_TYPE_REGD2H, fis);
 465 }
 466
 467 static void
 468 ahci_check_stopped(struct ahci_port *p)
 469 {
 470         /*
 471          * If we are no longer processing the command list and nothing
 472          * is in-flight, clear the running bit, the current command
 473          * slot, the command issue and active bits.
 474          */
 475         if (!(p->cmd & AHCI_P_CMD_ST)) {
 476                 if (p->pending == 0) {
 477                         p->ccs = 0;
 478                         p->cmd &= ~(AHCI_P_CMD_CR | AHCI_P_CMD_CCS_MASK);
 479                         p->ci = 0;
 480                         p->sact = 0;
 481                         p->waitforclear = 0;
 482                 }
 483         }
 484 }
 485
 486 static void
 487 ahci_port_stop(struct ahci_port *p)
 488 {
 489         struct ahci_ioreq *aior;
 490         uint8_t *cfis;
 491         int slot;
 492         int error;
 493
 494         assert(pthread_mutex_isowned_np(&p->pr_sc->mtx));
 495
 496         TAILQ_FOREACH(aior, &p->iobhd, io_blist) {
 497                 /*
 498                  * Try to cancel the outstanding blockif request.
 499                  */
 500                 error = blockif_cancel(p->bctx, &aior->io_req);
 501                 if (error != 0)
 502                         continue;
 503
 504                 slot = aior->slot;
 505                 cfis = aior->cfis;
 506                 if (cfis[2] == ATA_WRITE_FPDMA_QUEUED ||
 507                     cfis[2] == ATA_READ_FPDMA_QUEUED ||
 508                     cfis[2] == ATA_SEND_FPDMA_QUEUED)
 509                         p->sact &= ~(1 << slot);        /* NCQ */
 510                 else
 511                         p->ci &= ~(1 << slot);
 512
 513                 /*
 514                  * This command is now done.
 515                  */
 516                 p->pending &= ~(1 << slot);
 517
 518                 /*
 519                  * Delete the blockif request from the busy list
 520                  */
 521                 TAILQ_REMOVE(&p->iobhd, aior, io_blist);
 522
 523                 /*
 524                  * Move the blockif request back to the free list
 525                  */
 526                 STAILQ_INSERT_TAIL(&p->iofhd, aior, io_flist);
 527         }
 528
 529         ahci_check_stopped(p);
 530 }
 531
 532 static void
 533 ahci_port_reset(struct ahci_port *pr)
 534 {
 535         pr->serr = 0;
 536         pr->sact = 0;
 537         pr->xfermode = ATA_UDMA6;
 538         pr->mult_sectors = 128;
 539
 540         if (!pr->bctx) {
 541                 pr->ssts = ATA_SS_DET_NO_DEVICE;
 542                 pr->sig = 0xFFFFFFFF;
 543                 pr->tfd = 0x7F;
 544                 return;
 545         }
 546         pr->ssts = ATA_SS_DET_PHY_ONLINE | ATA_SS_IPM_ACTIVE;
 547         if (pr->sctl & ATA_SC_SPD_MASK)
 548                 pr->ssts |= (pr->sctl & ATA_SC_SPD_MASK);
 549         else
 550                 pr->ssts |= ATA_SS_SPD_GEN3;
 551         pr->tfd = (1 << 8) | ATA_S_DSC | ATA_S_DMA;
 552         if (!pr->atapi) {
 553                 pr->sig = PxSIG_ATA;
 554                 pr->tfd |= ATA_S_READY;
 555         } else
 556                 pr->sig = PxSIG_ATAPI;
 557         ahci_write_reset_fis_d2h(pr);
 558 }
 559
 560 static void
 561 ahci_reset(struct pci_ahci_softc *sc)
 562 {
 563         int i;
 564
 565         sc->ghc = AHCI_GHC_AE;
 566         sc->is = 0;
 567
 568         if (sc->lintr) {
 569                 pci_lintr_deassert(sc->asc_pi);
 570                 sc->lintr = 0;
 571         }
 572
 573         for (i = 0; i < sc->ports; i++) {
 574                 sc->port[i].ie = 0;
 575                 sc->port[i].is = 0;
 576                 sc->port[i].cmd = (AHCI_P_CMD_SUD | AHCI_P_CMD_POD);
 577                 if (sc->port[i].bctx)
 578                         sc->port[i].cmd |= AHCI_P_CMD_CPS;
 579                 sc->port[i].sctl = 0;
 580                 ahci_port_reset(&sc->port[i]);
 581         }
 582 }
 583
 584 static void
 585 ata_string(uint8_t *dest, const char *src, int len)
 586 {
 587         int i;
 588
 589         for (i = 0; i < len; i++) {
 590                 if (*src)
 591                         dest[i ^ 1] = *src++;
 592                 else
 593                         dest[i ^ 1] = ' ';
 594         }
 595 }
 596
 597 static void
 598 atapi_string(uint8_t *dest, const char *src, int len)
 599 {
 600         int i;
 601
 602         for (i = 0; i < len; i++) {
 603                 if (*src)
 604                         dest[i] = *src++;
 605                 else
 606                         dest[i] = ' ';
 607         }
 608 }
 609
 610 /*
 611  * Build up the iovec based on the PRDT, 'done' and 'len'.
 612  */
 613 static void
 614 ahci_build_iov(struct ahci_port *p, struct ahci_ioreq *aior,
 615     struct ahci_prdt_entry *prdt, uint16_t prdtl)
 616 {
 617         struct blockif_req *breq = &aior->io_req;
 618         int i, j, skip, todo, left, extra;
 619         uint32_t dbcsz;
 620
 621         /* Copy part of PRDT between 'done' and 'len' bytes into the iov. */
 622         skip = aior->done;
 623         left = aior->len - aior->done;
 624         todo = 0;
 625         for (i = 0, j = 0; i < prdtl && j < BLOCKIF_IOV_MAX && left > 0;
 626             i++, prdt++) {
 627                 dbcsz = (prdt->dbc & DBCMASK) + 1;
 628                 /* Skip already done part of the PRDT */
 629                 if (dbcsz <= skip) {
 630                         skip -= dbcsz;
 631                         continue;
 632                 }
 633                 dbcsz -= skip;
 634                 if (dbcsz > left)
 635                         dbcsz = left;
 636                 breq->br_iov[j].iov_base = paddr_guest2host(ahci_ctx(p->pr_sc),
 637                     prdt->dba + skip, dbcsz);
 638                 breq->br_iov[j].iov_len = dbcsz;
 639                 todo += dbcsz;
 640                 left -= dbcsz;
 641                 skip = 0;
 642                 j++;
 643         }
 644
 645         /* If we got limited by IOV length, round I/O down to sector size. */
 646         if (j == BLOCKIF_IOV_MAX) {
 647                 extra = todo % blockif_sectsz(p->bctx);
 648                 todo -= extra;
 649                 assert(todo > 0);
 650                 while (extra > 0) {
 651                         if (breq->br_iov[j - 1].iov_len > extra) {
 652                                 breq->br_iov[j - 1].iov_len -= extra;
 653                                 break;
 654                         }
 655                         extra -= breq->br_iov[j - 1].iov_len;
 656                         j--;
 657                 }
 658         }
 659
 660         breq->br_iovcnt = j;
 661         breq->br_resid = todo;
 662         aior->done += todo;
 663         aior->more = (aior->done < aior->len && i < prdtl);
 664 }
 665
 666 static void
 667 ahci_handle_rw(struct ahci_port *p, int slot, uint8_t *cfis, uint32_t done)
 668 {
 669         struct ahci_ioreq *aior;
 670         struct blockif_req *breq;
 671         struct ahci_prdt_entry *prdt;
 672         struct ahci_cmd_hdr *hdr;
 673         uint64_t lba;
 674         uint32_t len;
 675         int err, first, ncq, readop;
 676
 677         prdt = (struct ahci_prdt_entry *)(cfis + 0x80);
 678         hdr = (struct ahci_cmd_hdr *)(p->cmd_lst + slot * AHCI_CL_SIZE);
 679         ncq = 0;
 680         readop = 1;
 681         first = (done == 0);
 682
 683         if (cfis[2] == ATA_WRITE || cfis[2] == ATA_WRITE48 ||
 684             cfis[2] == ATA_WRITE_MUL || cfis[2] == ATA_WRITE_MUL48 ||
 685             cfis[2] == ATA_WRITE_DMA || cfis[2] == ATA_WRITE_DMA48 ||
 686             cfis[2] == ATA_WRITE_FPDMA_QUEUED)
 687                 readop = 0;
 688
 689         if (cfis[2] == ATA_WRITE_FPDMA_QUEUED ||
 690             cfis[2] == ATA_READ_FPDMA_QUEUED) {
 691                 lba = ((uint64_t)cfis[10] << 40) |
 692                         ((uint64_t)cfis[9] << 32) |
 693                         ((uint64_t)cfis[8] << 24) |
 694                         ((uint64_t)cfis[6] << 16) |
 695                         ((uint64_t)cfis[5] << 8) |
 696                         cfis[4];
 697                 len = cfis[11] << 8 | cfis[3];
 698                 if (!len)
 699                         len = 65536;
 700                 ncq = 1;
 701         } else if (cfis[2] == ATA_READ48 || cfis[2] == ATA_WRITE48 ||
 702             cfis[2] == ATA_READ_MUL48 || cfis[2] == ATA_WRITE_MUL48 ||
 703             cfis[2] == ATA_READ_DMA48 || cfis[2] == ATA_WRITE_DMA48) {
 704                 lba = ((uint64_t)cfis[10] << 40) |
 705                         ((uint64_t)cfis[9] << 32) |
 706                         ((uint64_t)cfis[8] << 24) |
 707                         ((uint64_t)cfis[6] << 16) |
 708                         ((uint64_t)cfis[5] << 8) |
 709                         cfis[4];
 710                 len = cfis[13] << 8 | cfis[12];
 711                 if (!len)
 712                         len = 65536;
 713         } else {
 714                 lba = ((cfis[7] & 0xf) << 24) | (cfis[6] << 16) |
 715                         (cfis[5] << 8) | cfis[4];
 716                 len = cfis[12];
 717                 if (!len)
 718                         len = 256;
 719         }
 720         lba *= blockif_sectsz(p->bctx);
 721         len *= blockif_sectsz(p->bctx);
 722
 723         /* Pull request off free list */
 724         aior = STAILQ_FIRST(&p->iofhd);
 725         assert(aior != NULL);
 726         STAILQ_REMOVE_HEAD(&p->iofhd, io_flist);
 727
 728         aior->cfis = cfis;
 729         aior->slot = slot;
 730         aior->len = len;
 731         aior->done = done;
 732         aior->readop = readop;
 733         breq = &aior->io_req;
 734         breq->br_offset = lba + done;
 735         ahci_build_iov(p, aior, prdt, hdr->prdtl);
 736
 737         /* Mark this command in-flight. */
 738         p->pending |= 1 << slot;
 739
 740         /* Stuff request onto busy list. */
 741         TAILQ_INSERT_HEAD(&p->iobhd, aior, io_blist);
 742
 743         if (ncq && first)
 744                 ahci_write_fis_d2h_ncq(p, slot);
 745
 746         if (readop)
 747                 err = blockif_read(p->bctx, breq);
 748         else
 749                 err = blockif_write(p->bctx, breq);
 750         assert(err == 0);
 751 }
 752
 753 static void
 754 ahci_handle_flush(struct ahci_port *p, int slot, uint8_t *cfis)
 755 {
 756         struct ahci_ioreq *aior;
 757         struct blockif_req *breq;
 758         int err;
 759
 760         /*
 761          * Pull request off free list
 762          */
 763         aior = STAILQ_FIRST(&p->iofhd);
 764         assert(aior != NULL);
 765         STAILQ_REMOVE_HEAD(&p->iofhd, io_flist);
 766         aior->cfis = cfis;
 767         aior->slot = slot;
 768         aior->len = 0;
 769         aior->done = 0;
 770         aior->more = 0;
 771         breq = &aior->io_req;
 772
 773         /*
 774          * Mark this command in-flight.
 775          */
 776         p->pending |= 1 << slot;
 777
 778         /*
 779          * Stuff request onto busy list
 780          */
 781         TAILQ_INSERT_HEAD(&p->iobhd, aior, io_blist);
 782
 783         err = blockif_flush(p->bctx, breq);
 784         assert(err == 0);
 785 }
 786
 787 static inline void
 788 read_prdt(struct ahci_port *p, int slot, uint8_t *cfis, void *buf, int size)
 789 {
 790         struct ahci_cmd_hdr *hdr;
 791         struct ahci_prdt_entry *prdt;
 792         uint8_t *to;
 793         int i, len;
 794
 795         hdr = (struct ahci_cmd_hdr *)(p->cmd_lst + slot * AHCI_CL_SIZE);
 796         len = size;
 797         to = buf;
 798         prdt = (struct ahci_prdt_entry *)(cfis + 0x80);
 799         for (i = 0; i < hdr->prdtl && len; i++) {
 800                 uint8_t *ptr;
 801                 uint32_t dbcsz;
 802                 int sublen;
 803
 804                 dbcsz = (prdt->dbc & DBCMASK) + 1;
 805                 ptr = paddr_guest2host(ahci_ctx(p->pr_sc), prdt->dba, dbcsz);
 806                 sublen = MIN(len, dbcsz);
 807                 memcpy(to, ptr, sublen);
 808                 len -= sublen;
 809                 to += sublen;
 810                 prdt++;
 811         }
 812 }
 813
 814 static void
 815 ahci_handle_dsm_trim(struct ahci_port *p, int slot, uint8_t *cfis, uint32_t done)
 816 {
 817         struct ahci_ioreq *aior;
 818         struct blockif_req *breq;
 819         uint8_t *entry;
 820         uint64_t elba;
 821         uint32_t len, elen;
 822         int err, first, ncq;
 823         uint8_t buf[512];
 824
 825         first = (done == 0);
 826         if (cfis[2] == ATA_DATA_SET_MANAGEMENT) {
 827                 len = (uint16_t)cfis[13] << 8 | cfis[12];
 828                 len *= 512;
 829                 ncq = 0;
 830         } else { /* ATA_SEND_FPDMA_QUEUED */
 831                 len = (uint16_t)cfis[11] << 8 | cfis[3];
 832                 len *= 512;
 833                 ncq = 1;
 834         }
 835         read_prdt(p, slot, cfis, buf, sizeof(buf));
 836
 837 next:
 838         entry = &buf[done];
 839         elba = ((uint64_t)entry[5] << 40) |
 840                 ((uint64_t)entry[4] << 32) |
 841                 ((uint64_t)entry[3] << 24) |
 842                 ((uint64_t)entry[2] << 16) |
 843                 ((uint64_t)entry[1] << 8) |
 844                 entry[0];
 845         elen = (uint16_t)entry[7] << 8 | entry[6];
 846         done += 8;
 847         if (elen == 0) {
 848                 if (done >= len) {
 849                         if (ncq) {
 850                                 if (first)
 851                                         ahci_write_fis_d2h_ncq(p, slot);
 852                                 ahci_write_fis_sdb(p, slot, cfis,
 853                                     ATA_S_READY | ATA_S_DSC);
 854                         } else {
 855                                 ahci_write_fis_d2h(p, slot, cfis,
 856                                     ATA_S_READY | ATA_S_DSC);
 857                         }
 858                         p->pending &= ~(1 << slot);
 859                         ahci_check_stopped(p);
 860                         if (!first)
 861                                 ahci_handle_port(p);
 862                         return;
 863                 }
 864                 goto next;
 865         }
 866
 867         /*
 868          * Pull request off free list
 869          */
 870         aior = STAILQ_FIRST(&p->iofhd);
 871         assert(aior != NULL);
 872         STAILQ_REMOVE_HEAD(&p->iofhd, io_flist);
 873         aior->cfis = cfis;
 874         aior->slot = slot;
 875         aior->len = len;
 876         aior->done = done;
 877         aior->more = (len != done);
 878
 879         breq = &aior->io_req;
 880         breq->br_offset = elba * blockif_sectsz(p->bctx);
 881         breq->br_resid = elen * blockif_sectsz(p->bctx);
 882
 883         /*
 884          * Mark this command in-flight.
 885          */
 886         p->pending |= 1 << slot;
 887
 888         /*
 889          * Stuff request onto busy list
 890          */
 891         TAILQ_INSERT_HEAD(&p->iobhd, aior, io_blist);
 892
 893         if (ncq && first)
 894                 ahci_write_fis_d2h_ncq(p, slot);
 895
 896         err = blockif_delete(p->bctx, breq);
 897         assert(err == 0);
 898 }
 899
 900 static inline void
 901 write_prdt(struct ahci_port *p, int slot, uint8_t *cfis, void *buf, int size)
 902 {
 903         struct ahci_cmd_hdr *hdr;
 904         struct ahci_prdt_entry *prdt;
 905         uint8_t *from;
 906         int i, len;
 907
 908         hdr = (struct ahci_cmd_hdr *)(p->cmd_lst + slot * AHCI_CL_SIZE);
 909         len = size;
 910         from = buf;
 911         prdt = (struct ahci_prdt_entry *)(cfis + 0x80);
 912         for (i = 0; i < hdr->prdtl && len; i++) {
 913                 uint8_t *ptr;
 914                 uint32_t dbcsz;
 915                 int sublen;
 916
 917                 dbcsz = (prdt->dbc & DBCMASK) + 1;
 918                 ptr = paddr_guest2host(ahci_ctx(p->pr_sc), prdt->dba, dbcsz);
 919                 sublen = MIN(len, dbcsz);
 920                 memcpy(ptr, from, sublen);
 921                 len -= sublen;
 922                 from += sublen;
 923                 prdt++;
 924         }
 925         hdr->prdbc = size - len;
 926 }
 927
 928 static void
 929 ahci_checksum(uint8_t *buf, int size)
 930 {
 931         int i;
 932         uint8_t sum = 0;
 933
 934         for (i = 0; i < size - 1; i++)
 935                 sum += buf[i];
 936         buf[size - 1] = 0x100 - sum;
 937 }
 938
 939 static void
 940 ahci_handle_read_log(struct ahci_port *p, int slot, uint8_t *cfis)
 941 {
 942         struct ahci_cmd_hdr *hdr;
 943         uint32_t buf[128];
 944         uint8_t *buf8 = (uint8_t *)buf;
 945         uint16_t *buf16 = (uint16_t *)buf;
 946
 947         hdr = (struct ahci_cmd_hdr *)(p->cmd_lst + slot * AHCI_CL_SIZE);
 948         if (p->atapi || hdr->prdtl == 0 || cfis[5] != 0 ||
 949             cfis[9] != 0 || cfis[12] != 1 || cfis[13] != 0) {
 950                 ahci_write_fis_d2h(p, slot, cfis,
 951                     (ATA_E_ABORT << 8) | ATA_S_READY | ATA_S_ERROR);
 952                 return;
 953         }
 954
 955         memset(buf, 0, sizeof(buf));
 956         if (cfis[4] == 0x00) {  /* Log directory */
 957                 buf16[0x00] = 1; /* Version -- 1 */
 958                 buf16[0x10] = 1; /* NCQ Command Error Log -- 1 page */
 959                 buf16[0x13] = 1; /* SATA NCQ Send and Receive Log -- 1 page */
 960         } else if (cfis[4] == 0x10) {   /* NCQ Command Error Log */
 961                 memcpy(buf8, p->err_cfis, sizeof(p->err_cfis));
 962                 ahci_checksum(buf8, sizeof(buf));
 963         } else if (cfis[4] == 0x13) {   /* SATA NCQ Send and Receive Log */
 964                 if (blockif_candelete(p->bctx) && !blockif_is_ro(p->bctx)) {
 965                         buf[0x00] = 1;  /* SFQ DSM supported */
 966                         buf[0x01] = 1;  /* SFQ DSM TRIM supported */
 967                 }
 968         } else {
 969                 ahci_write_fis_d2h(p, slot, cfis,
 970                     (ATA_E_ABORT << 8) | ATA_S_READY | ATA_S_ERROR);
 971                 return;
 972         }
 973
 974         if (cfis[2] == ATA_READ_LOG_EXT)
 975                 ahci_write_fis_piosetup(p);
 976         write_prdt(p, slot, cfis, (void *)buf, sizeof(buf));
 977         ahci_write_fis_d2h(p, slot, cfis, ATA_S_DSC | ATA_S_READY);
 978 }
 979
 980 static void
 981 handle_identify(struct ahci_port *p, int slot, uint8_t *cfis)
 982 {
 983         struct ahci_cmd_hdr *hdr;
 984
 985         hdr = (struct ahci_cmd_hdr *)(p->cmd_lst + slot * AHCI_CL_SIZE);
 986         if (p->atapi || hdr->prdtl == 0) {
 987                 ahci_write_fis_d2h(p, slot, cfis,
 988                     (ATA_E_ABORT << 8) | ATA_S_READY | ATA_S_ERROR);
 989         } else {
 990                 ahci_write_fis_piosetup(p);
 991                 write_prdt(p, slot, cfis, (void*)&p->ata_ident, sizeof(struct ata_params));
 992                 ahci_write_fis_d2h(p, slot, cfis, ATA_S_DSC | ATA_S_READY);
 993         }
 994 }
 995
 996 static void
 997 ata_identify_init(struct ahci_port* p, int atapi)
 998 {
 999         struct ata_params* ata_ident = &p->ata_ident;
1000
1001         if (atapi) {
1002                 ata_ident->config = ATA_PROTO_ATAPI | ATA_ATAPI_TYPE_CDROM |
1003                     ATA_ATAPI_REMOVABLE | ATA_DRQ_FAST;
1004                 ata_ident->capabilities1 = ATA_SUPPORT_LBA |
1005                         ATA_SUPPORT_DMA;
1006                 ata_ident->capabilities2 = (1 << 14 | 1);
1007                 ata_ident->atavalid = ATA_FLAG_64_70 | ATA_FLAG_88;
1008                 ata_ident->obsolete62 = 0x3f;
1009                 ata_ident->mwdmamodes = 7;
1010                 if (p->xfermode & ATA_WDMA0)
1011                         ata_ident->mwdmamodes |= (1 << ((p->xfermode & 7) + 8));
1012                 ata_ident->apiomodes = 3;
1013                 ata_ident->mwdmamin = 0x0078;
1014                 ata_ident->mwdmarec = 0x0078;
1015                 ata_ident->pioblind = 0x0078;
1016                 ata_ident->pioiordy = 0x0078;
1017                 ata_ident->satacapabilities = (ATA_SATA_GEN1 | ATA_SATA_GEN2 | ATA_SATA_GEN3);
1018                 ata_ident->satacapabilities2 = ((p->ssts & ATA_SS_SPD_MASK) >> 3);
1019                 ata_ident->satasupport = ATA_SUPPORT_NCQ_STREAM;
1020                 ata_ident->version_major = 0x3f0;
1021                 ata_ident->support.command1 = (ATA_SUPPORT_POWERMGT | ATA_SUPPORT_PACKET |
1022                         ATA_SUPPORT_RESET | ATA_SUPPORT_NOP);
1023                 ata_ident->support.command2 = (1 << 14);
1024                 ata_ident->support.extension = (1 << 14);
1025                 ata_ident->enabled.command1 = (ATA_SUPPORT_POWERMGT | ATA_SUPPORT_PACKET |
1026                         ATA_SUPPORT_RESET | ATA_SUPPORT_NOP);
1027                 ata_ident->enabled.extension = (1 << 14);
1028                 ata_ident->udmamodes = 0x7f;
1029                 if (p->xfermode & ATA_UDMA0)
1030                         ata_ident->udmamodes |= (1 << ((p->xfermode & 7) + 8));
1031                 ata_ident->transport_major = 0x1020;
1032                 ata_ident->integrity = 0x00a5;
1033         } else {
1034                 uint64_t sectors;
1035                 int sectsz, psectsz, psectoff, candelete, ro;
1036                 uint16_t cyl;
1037                 uint8_t sech, heads;
1038
1039                 ro = blockif_is_ro(p->bctx);
1040                 candelete = blockif_candelete(p->bctx);
1041                 sectsz = blockif_sectsz(p->bctx);
1042                 sectors = blockif_size(p->bctx) / sectsz;
1043                 blockif_chs(p->bctx, &cyl, &heads, &sech);
1044                 blockif_psectsz(p->bctx, &psectsz, &psectoff);
1045                 ata_ident->config = ATA_DRQ_FAST;
1046                 ata_ident->cylinders = cyl;
1047                 ata_ident->heads = heads;
1048                 ata_ident->sectors = sech;
1049
1050                 ata_ident->sectors_intr = (0x8000 | 128);
1051                 ata_ident->tcg = 0;
1052
1053                 ata_ident->capabilities1 = ATA_SUPPORT_DMA |
1054                         ATA_SUPPORT_LBA | ATA_SUPPORT_IORDY;
1055                 ata_ident->capabilities2 = (1 << 14);
1056                 ata_ident->atavalid = ATA_FLAG_64_70 | ATA_FLAG_88;
1057                 if (p->mult_sectors)
1058                         ata_ident->multi = (ATA_MULTI_VALID | p->mult_sectors);
1059                 if (sectors <= 0x0fffffff) {
1060                         ata_ident->lba_size_1 = sectors;
1061                         ata_ident->lba_size_2 = (sectors >> 16);
1062                 } else {
1063                         ata_ident->lba_size_1 = 0xffff;
1064                         ata_ident->lba_size_2 = 0x0fff;
1065                 }
1066                 ata_ident->mwdmamodes = 0x7;
1067                 if (p->xfermode & ATA_WDMA0)
1068                         ata_ident->mwdmamodes |= (1 << ((p->xfermode & 7) + 8));
1069                 ata_ident->apiomodes = 0x3;
1070                 ata_ident->mwdmamin = 0x0078;
1071                 ata_ident->mwdmarec = 0x0078;
1072                 ata_ident->pioblind = 0x0078;
1073                 ata_ident->pioiordy = 0x0078;
1074                 ata_ident->support3 = 0;
1075                 ata_ident->queue = 31;
1076                 ata_ident->satacapabilities = (ATA_SATA_GEN1 | ATA_SATA_GEN2 | ATA_SATA_GEN3 |
1077                         ATA_SUPPORT_NCQ);
1078                 ata_ident->satacapabilities2 = (ATA_SUPPORT_RCVSND_FPDMA_QUEUED |
1079                         (p->ssts & ATA_SS_SPD_MASK) >> 3);
1080                 ata_ident->version_major = 0x3f0;
1081                 ata_ident->version_minor = 0x28;
1082                 ata_ident->support.command1 = (ATA_SUPPORT_POWERMGT | ATA_SUPPORT_WRITECACHE |
1083                         ATA_SUPPORT_LOOKAHEAD | ATA_SUPPORT_NOP);
1084                 ata_ident->support.command2 = (ATA_SUPPORT_ADDRESS48 | ATA_SUPPORT_FLUSHCACHE |
1085                         ATA_SUPPORT_FLUSHCACHE48 | 1 << 14);
1086                 ata_ident->support.extension = (1 << 14);
1087                 ata_ident->enabled.command1 = (ATA_SUPPORT_POWERMGT | ATA_SUPPORT_WRITECACHE |
1088                         ATA_SUPPORT_LOOKAHEAD | ATA_SUPPORT_NOP);
1089                 ata_ident->enabled.command2 = (ATA_SUPPORT_ADDRESS48 | ATA_SUPPORT_FLUSHCACHE |
1090                         ATA_SUPPORT_FLUSHCACHE48 | 1 << 15);
1091                 ata_ident->enabled.extension = (1 << 14);
1092                 ata_ident->udmamodes = 0x7f;
1093                 if (p->xfermode & ATA_UDMA0)
1094                         ata_ident->udmamodes |= (1 << ((p->xfermode & 7) + 8));
1095                 ata_ident->lba_size48_1 = sectors;
1096                 ata_ident->lba_size48_2 = (sectors >> 16);
1097                 ata_ident->lba_size48_3 = (sectors >> 32);
1098                 ata_ident->lba_size48_4 = (sectors >> 48);
1099
1100                 if (candelete && !ro) {
1101                         ata_ident->support3 |= ATA_SUPPORT_RZAT | ATA_SUPPORT_DRAT;
1102                         ata_ident->max_dsm_blocks = 1;
1103                         ata_ident->support_dsm = ATA_SUPPORT_DSM_TRIM;
1104                 }
1105                 ata_ident->pss = ATA_PSS_VALID_VALUE;
1106                 ata_ident->lsalign = 0x4000;
1107                 if (psectsz > sectsz) {
1108                         ata_ident->pss |= ATA_PSS_MULTLS;
1109                         ata_ident->pss |= ffsl(psectsz / sectsz) - 1;
1110                         ata_ident->lsalign |= (psectoff / sectsz);
1111                 }
1112                 if (sectsz > 512) {
1113                         ata_ident->pss |= ATA_PSS_LSSABOVE512;
1114                         ata_ident->lss_1 = sectsz / 2;
1115                         ata_ident->lss_2 = ((sectsz / 2) >> 16);
1116                 }
1117                 ata_ident->support2 = (ATA_SUPPORT_RWLOGDMAEXT | 1 << 14);
1118                 ata_ident->enabled2 = (ATA_SUPPORT_RWLOGDMAEXT | 1 << 14);
1119                 ata_ident->transport_major = 0x1020;
1120                 ata_ident->integrity = 0x00a5;
1121         }
1122         ahci_checksum((uint8_t*)ata_ident, sizeof(struct ata_params));
1123 }
1124
1125 static void
1126 handle_atapi_identify(struct ahci_port *p, int slot, uint8_t *cfis)
1127 {
1128         if (!p->atapi) {
1129                 ahci_write_fis_d2h(p, slot, cfis,
1130                     (ATA_E_ABORT << 8) | ATA_S_READY | ATA_S_ERROR);
1131         } else {
1132                 ahci_write_fis_piosetup(p);
1133                 write_prdt(p, slot, cfis, (void *)&p->ata_ident, sizeof(struct ata_params));
1134                 ahci_write_fis_d2h(p, slot, cfis, ATA_S_DSC | ATA_S_READY);
1135         }
1136 }
1137
1138 static void
1139 atapi_inquiry(struct ahci_port *p, int slot, uint8_t *cfis)
1140 {
1141         uint8_t buf[36];
1142         uint8_t *acmd;
1143         int len;
1144         uint32_t tfd;
1145
1146         acmd = cfis + 0x40;
1147
1148         if (acmd[1] & 1) {              /* VPD */
1149                 if (acmd[2] == 0) {     /* Supported VPD pages */
1150                         buf[0] = 0x05;
1151                         buf[1] = 0;
1152                         buf[2] = 0;
1153                         buf[3] = 1;
1154                         buf[4] = 0;
1155                         len = 4 + buf[3];
1156                 } else {
1157                         p->sense_key = ATA_SENSE_ILLEGAL_REQUEST;
1158                         p->asc = 0x24;
1159                         tfd = (p->sense_key << 12) | ATA_S_READY | ATA_S_ERROR;
1160                         cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1161                         ahci_write_fis_d2h(p, slot, cfis, tfd);
1162                         return;
1163                 }
1164         } else {
1165                 buf[0] = 0x05;
1166                 buf[1] = 0x80;
1167                 buf[2] = 0x00;
1168                 buf[3] = 0x21;
1169                 buf[4] = 31;
1170                 buf[5] = 0;
1171                 buf[6] = 0;
1172                 buf[7] = 0;
1173                 atapi_string(buf + 8, "BHYVE", 8);
1174                 atapi_string(buf + 16, "BHYVE DVD-ROM", 16);
1175                 atapi_string(buf + 32, "001", 4);
1176                 len = sizeof(buf);
1177         }
1178
1179         if (len > acmd[4])
1180                 len = acmd[4];
1181         cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1182         write_prdt(p, slot, cfis, buf, len);
1183         ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1184 }
1185
1186 static void
1187 atapi_read_capacity(struct ahci_port *p, int slot, uint8_t *cfis)
1188 {
1189         uint8_t buf[8];
1190         uint64_t sectors;
1191
1192         sectors = blockif_size(p->bctx) / 2048;
1193         be32enc(buf, sectors - 1);
1194         be32enc(buf + 4, 2048);
1195         cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1196         write_prdt(p, slot, cfis, buf, sizeof(buf));
1197         ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1198 }
1199
1200 static void
1201 atapi_read_toc(struct ahci_port *p, int slot, uint8_t *cfis)
1202 {
1203         uint8_t *acmd;
1204         uint8_t format;
1205         int len;
1206
1207         acmd = cfis + 0x40;
1208
1209         len = be16dec(acmd + 7);
1210         format = acmd[9] >> 6;
1211         switch (format) {
1212         case 0:
1213         {
1214                 int msf, size;
1215                 uint64_t sectors;
1216                 uint8_t start_track, buf[20], *bp;
1217
1218                 msf = (acmd[1] >> 1) & 1;
1219                 start_track = acmd[6];
1220                 if (start_track > 1 && start_track != 0xaa) {
1221                         uint32_t tfd;
1222                         p->sense_key = ATA_SENSE_ILLEGAL_REQUEST;
1223                         p->asc = 0x24;
1224                         tfd = (p->sense_key << 12) | ATA_S_READY | ATA_S_ERROR;
1225                         cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1226                         ahci_write_fis_d2h(p, slot, cfis, tfd);
1227                         return;
1228                 }
1229                 bp = buf + 2;
1230                 *bp++ = 1;
1231                 *bp++ = 1;
1232                 if (start_track <= 1) {
1233                         *bp++ = 0;
1234                         *bp++ = 0x14;
1235                         *bp++ = 1;
1236                         *bp++ = 0;
1237                         if (msf) {
1238                                 *bp++ = 0;
1239                                 lba_to_msf(bp, 0);
1240                                 bp += 3;
1241                         } else {
1242                                 *bp++ = 0;
1243                                 *bp++ = 0;
1244                                 *bp++ = 0;
1245                                 *bp++ = 0;
1246                         }
1247                 }
1248                 *bp++ = 0;
1249                 *bp++ = 0x14;
1250                 *bp++ = 0xaa;
1251                 *bp++ = 0;
1252                 sectors = blockif_size(p->bctx) / blockif_sectsz(p->bctx);
1253                 sectors >>= 2;
1254                 if (msf) {
1255                         *bp++ = 0;
1256                         lba_to_msf(bp, sectors);
1257                         bp += 3;
1258                 } else {
1259                         be32enc(bp, sectors);
1260                         bp += 4;
1261                 }
1262                 size = bp - buf;
1263                 be16enc(buf, size - 2);
1264                 if (len > size)
1265                         len = size;
1266                 write_prdt(p, slot, cfis, buf, len);
1267                 cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1268                 ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1269                 break;
1270         }
1271         case 1:
1272         {
1273                 uint8_t buf[12];
1274
1275                 memset(buf, 0, sizeof(buf));
1276                 buf[1] = 0xa;
1277                 buf[2] = 0x1;
1278                 buf[3] = 0x1;
1279                 if (len > sizeof(buf))
1280                         len = sizeof(buf);
1281                 write_prdt(p, slot, cfis, buf, len);
1282                 cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1283                 ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1284                 break;
1285         }
1286         case 2:
1287         {
1288                 int msf, size;
1289                 uint64_t sectors;
1290                 uint8_t *bp, buf[50];
1291
1292                 msf = (acmd[1] >> 1) & 1;
1293                 bp = buf + 2;
1294                 *bp++ = 1;
1295                 *bp++ = 1;
1296
1297                 *bp++ = 1;
1298                 *bp++ = 0x14;
1299                 *bp++ = 0;
1300                 *bp++ = 0xa0;
1301                 *bp++ = 0;
1302                 *bp++ = 0;
1303                 *bp++ = 0;
1304                 *bp++ = 0;
1305                 *bp++ = 1;
1306                 *bp++ = 0;
1307                 *bp++ = 0;
1308
1309                 *bp++ = 1;
1310                 *bp++ = 0x14;
1311                 *bp++ = 0;
1312                 *bp++ = 0xa1;
1313                 *bp++ = 0;
1314                 *bp++ = 0;
1315                 *bp++ = 0;
1316                 *bp++ = 0;
1317                 *bp++ = 1;
1318                 *bp++ = 0;
1319                 *bp++ = 0;
1320
1321                 *bp++ = 1;
1322                 *bp++ = 0x14;
1323                 *bp++ = 0;
1324                 *bp++ = 0xa2;
1325                 *bp++ = 0;
1326                 *bp++ = 0;
1327                 *bp++ = 0;
1328                 sectors = blockif_size(p->bctx) / blockif_sectsz(p->bctx);
1329                 sectors >>= 2;
1330                 if (msf) {
1331                         *bp++ = 0;
1332                         lba_to_msf(bp, sectors);
1333                         bp += 3;
1334                 } else {
1335                         be32enc(bp, sectors);
1336                         bp += 4;
1337                 }
1338
1339                 *bp++ = 1;
1340                 *bp++ = 0x14;
1341                 *bp++ = 0;
1342                 *bp++ = 1;
1343                 *bp++ = 0;
1344                 *bp++ = 0;
1345                 *bp++ = 0;
1346                 if (msf) {
1347                         *bp++ = 0;
1348                         lba_to_msf(bp, 0);
1349                         bp += 3;
1350                 } else {
1351                         *bp++ = 0;
1352                         *bp++ = 0;
1353                         *bp++ = 0;
1354                         *bp++ = 0;
1355                 }
1356
1357                 size = bp - buf;
1358                 be16enc(buf, size - 2);
1359                 if (len > size)
1360                         len = size;
1361                 write_prdt(p, slot, cfis, buf, len);
1362                 cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1363                 ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1364                 break;
1365         }
1366         default:
1367         {
1368                 uint32_t tfd;
1369
1370                 p->sense_key = ATA_SENSE_ILLEGAL_REQUEST;
1371                 p->asc = 0x24;
1372                 tfd = (p->sense_key << 12) | ATA_S_READY | ATA_S_ERROR;
1373                 cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1374                 ahci_write_fis_d2h(p, slot, cfis, tfd);
1375                 break;
1376         }
1377         }
1378 }
1379
1380 static void
1381 atapi_report_luns(struct ahci_port *p, int slot, uint8_t *cfis)
1382 {
1383         uint8_t buf[16];
1384
1385         memset(buf, 0, sizeof(buf));
1386         buf[3] = 8;
1387
1388         cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1389         write_prdt(p, slot, cfis, buf, sizeof(buf));
1390         ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1391 }
1392
1393 static void
1394 atapi_read(struct ahci_port *p, int slot, uint8_t *cfis, uint32_t done)
1395 {
1396         struct ahci_ioreq *aior;
1397         struct ahci_cmd_hdr *hdr;
1398         struct ahci_prdt_entry *prdt;
1399         struct blockif_req *breq;
1400         uint8_t *acmd;
1401         uint64_t lba;
1402         uint32_t len;
1403         int err;
1404
1405         acmd = cfis + 0x40;
1406         hdr = (struct ahci_cmd_hdr *)(p->cmd_lst + slot * AHCI_CL_SIZE);
1407         prdt = (struct ahci_prdt_entry *)(cfis + 0x80);
1408
1409         lba = be32dec(acmd + 2);
1410         if (acmd[0] == READ_10)
1411                 len = be16dec(acmd + 7);
1412         else
1413                 len = be32dec(acmd + 6);
1414         if (len == 0) {
1415                 cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1416                 ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1417         }
1418         lba *= 2048;
1419         len *= 2048;
1420
1421         /*
1422          * Pull request off free list
1423          */
1424         aior = STAILQ_FIRST(&p->iofhd);
1425         assert(aior != NULL);
1426         STAILQ_REMOVE_HEAD(&p->iofhd, io_flist);
1427         aior->cfis = cfis;
1428         aior->slot = slot;
1429         aior->len = len;
1430         aior->done = done;
1431         aior->readop = 1;
1432         breq = &aior->io_req;
1433         breq->br_offset = lba + done;
1434         ahci_build_iov(p, aior, prdt, hdr->prdtl);
1435
1436         /* Mark this command in-flight. */
1437         p->pending |= 1 << slot;
1438
1439         /* Stuff request onto busy list. */
1440         TAILQ_INSERT_HEAD(&p->iobhd, aior, io_blist);
1441
1442         err = blockif_read(p->bctx, breq);
1443         assert(err == 0);
1444 }
1445
1446 static void
1447 atapi_request_sense(struct ahci_port *p, int slot, uint8_t *cfis)
1448 {
1449         uint8_t buf[64];
1450         uint8_t *acmd;
1451         int len;
1452
1453         acmd = cfis + 0x40;
1454         len = acmd[4];
1455         if (len > sizeof(buf))
1456                 len = sizeof(buf);
1457         memset(buf, 0, len);
1458         buf[0] = 0x70 | (1 << 7);
1459         buf[2] = p->sense_key;
1460         buf[7] = 10;
1461         buf[12] = p->asc;
1462         write_prdt(p, slot, cfis, buf, len);
1463         cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1464         ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1465 }
1466
1467 static void
1468 atapi_start_stop_unit(struct ahci_port *p, int slot, uint8_t *cfis)
1469 {
1470         uint8_t *acmd = cfis + 0x40;
1471         uint32_t tfd;
1472
1473         switch (acmd[4] & 3) {
1474         case 0:
1475         case 1:
1476         case 3:
1477                 cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1478                 tfd = ATA_S_READY | ATA_S_DSC;
1479                 break;
1480         case 2:
1481                 /* TODO eject media */
1482                 cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1483                 p->sense_key = ATA_SENSE_ILLEGAL_REQUEST;
1484                 p->asc = 0x53;
1485                 tfd = (p->sense_key << 12) | ATA_S_READY | ATA_S_ERROR;
1486                 break;
1487         }
1488         ahci_write_fis_d2h(p, slot, cfis, tfd);
1489 }
1490
1491 static void
1492 atapi_mode_sense(struct ahci_port *p, int slot, uint8_t *cfis)
1493 {
1494         uint8_t *acmd;
1495         uint32_t tfd;
1496         uint8_t pc, code;
1497         int len;
1498
1499         acmd = cfis + 0x40;
1500         len = be16dec(acmd + 7);
1501         pc = acmd[2] >> 6;
1502         code = acmd[2] & 0x3f;
1503
1504         switch (pc) {
1505         case 0:
1506                 switch (code) {
1507                 case MODEPAGE_RW_ERROR_RECOVERY:
1508                 {
1509                         uint8_t buf[16];
1510
1511                         if (len > sizeof(buf))
1512                                 len = sizeof(buf);
1513
1514                         memset(buf, 0, sizeof(buf));
1515                         be16enc(buf, 16 - 2);
1516                         buf[2] = 0x70;
1517                         buf[8] = 0x01;
1518                         buf[9] = 16 - 10;
1519                         buf[11] = 0x05;
1520                         write_prdt(p, slot, cfis, buf, len);
1521                         tfd = ATA_S_READY | ATA_S_DSC;
1522                         break;
1523                 }
1524                 case MODEPAGE_CD_CAPABILITIES:
1525                 {
1526                         uint8_t buf[30];
1527
1528                         if (len > sizeof(buf))
1529                                 len = sizeof(buf);
1530
1531                         memset(buf, 0, sizeof(buf));
1532                         be16enc(buf, 30 - 2);
1533                         buf[2] = 0x70;
1534                         buf[8] = 0x2A;
1535                         buf[9] = 30 - 10;
1536                         buf[10] = 0x08;
1537                         buf[12] = 0x71;
1538                         be16enc(&buf[18], 2);
1539                         be16enc(&buf[20], 512);
1540                         write_prdt(p, slot, cfis, buf, len);
1541                         tfd = ATA_S_READY | ATA_S_DSC;
1542                         break;
1543                 }
1544                 default:
1545                         goto error;
1546                         break;
1547                 }
1548                 break;
1549         case 3:
1550                 p->sense_key = ATA_SENSE_ILLEGAL_REQUEST;
1551                 p->asc = 0x39;
1552                 tfd = (p->sense_key << 12) | ATA_S_READY | ATA_S_ERROR;
1553                 break;
1554 error:
1555         case 1:
1556         case 2:
1557                 p->sense_key = ATA_SENSE_ILLEGAL_REQUEST;
1558                 p->asc = 0x24;
1559                 tfd = (p->sense_key << 12) | ATA_S_READY | ATA_S_ERROR;
1560                 break;
1561         }
1562         cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1563         ahci_write_fis_d2h(p, slot, cfis, tfd);
1564 }
1565
1566 static void
1567 atapi_get_event_status_notification(struct ahci_port *p, int slot,
1568     uint8_t *cfis)
1569 {
1570         uint8_t *acmd;
1571         uint32_t tfd;
1572
1573         acmd = cfis + 0x40;
1574
1575         /* we don't support asynchronous operation */
1576         if (!(acmd[1] & 1)) {
1577                 p->sense_key = ATA_SENSE_ILLEGAL_REQUEST;
1578                 p->asc = 0x24;
1579                 tfd = (p->sense_key << 12) | ATA_S_READY | ATA_S_ERROR;
1580         } else {
1581                 uint8_t buf[8];
1582                 int len;
1583
1584                 len = be16dec(acmd + 7);
1585                 if (len > sizeof(buf))
1586                         len = sizeof(buf);
1587
1588                 memset(buf, 0, sizeof(buf));
1589                 be16enc(buf, 8 - 2);
1590                 buf[2] = 0x04;
1591                 buf[3] = 0x10;
1592                 buf[5] = 0x02;
1593                 write_prdt(p, slot, cfis, buf, len);
1594                 tfd = ATA_S_READY | ATA_S_DSC;
1595         }
1596         cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1597         ahci_write_fis_d2h(p, slot, cfis, tfd);
1598 }
1599
1600 static void
1601 handle_packet_cmd(struct ahci_port *p, int slot, uint8_t *cfis)
1602 {
1603         uint8_t *acmd;
1604
1605         acmd = cfis + 0x40;
1606
1607 #ifdef AHCI_DEBUG
1608         {
1609                 int i;
1610                 DPRINTF("ACMD:");
1611                 for (i = 0; i < 16; i++)
1612                         DPRINTF("%02x ", acmd[i]);
1613                 DPRINTF("");
1614         }
1615 #endif
1616
1617         switch (acmd[0]) {
1618         case TEST_UNIT_READY:
1619                 cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1620                 ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1621                 break;
1622         case INQUIRY:
1623                 atapi_inquiry(p, slot, cfis);
1624                 break;
1625         case READ_CAPACITY:
1626                 atapi_read_capacity(p, slot, cfis);
1627                 break;
1628         case PREVENT_ALLOW:
1629                 /* TODO */
1630                 cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1631                 ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1632                 break;
1633         case READ_TOC:
1634                 atapi_read_toc(p, slot, cfis);
1635                 break;
1636         case REPORT_LUNS:
1637                 atapi_report_luns(p, slot, cfis);
1638                 break;
1639         case READ_10:
1640         case READ_12:
1641                 atapi_read(p, slot, cfis, 0);
1642                 break;
1643         case REQUEST_SENSE:
1644                 atapi_request_sense(p, slot, cfis);
1645                 break;
1646         case START_STOP_UNIT:
1647                 atapi_start_stop_unit(p, slot, cfis);
1648                 break;
1649         case MODE_SENSE_10:
1650                 atapi_mode_sense(p, slot, cfis);
1651                 break;
1652         case GET_EVENT_STATUS_NOTIFICATION:
1653                 atapi_get_event_status_notification(p, slot, cfis);
1654                 break;
1655         default:
1656                 cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
1657                 p->sense_key = ATA_SENSE_ILLEGAL_REQUEST;
1658                 p->asc = 0x20;
1659                 ahci_write_fis_d2h(p, slot, cfis, (p->sense_key << 12) |
1660                                 ATA_S_READY | ATA_S_ERROR);
1661                 break;
1662         }
1663 }
1664
1665 static void
1666 ahci_handle_cmd(struct ahci_port *p, int slot, uint8_t *cfis)
1667 {
1668
1669         p->tfd |= ATA_S_BUSY;
1670         switch (cfis[2]) {
1671         case ATA_ATA_IDENTIFY:
1672                 handle_identify(p, slot, cfis);
1673                 break;
1674         case ATA_SETFEATURES:
1675         {
1676                 switch (cfis[3]) {
1677                 case ATA_SF_ENAB_SATA_SF:
1678                         switch (cfis[12]) {
1679                         case ATA_SATA_SF_AN:
1680                                 p->tfd = ATA_S_DSC | ATA_S_READY;
1681                                 break;
1682                         default:
1683                                 p->tfd = ATA_S_ERROR | ATA_S_READY;
1684                                 p->tfd |= (ATA_ERROR_ABORT << 8);
1685                                 break;
1686                         }
1687                         break;
1688                 case ATA_SF_ENAB_WCACHE:
1689                 case ATA_SF_DIS_WCACHE:
1690                 case ATA_SF_ENAB_RCACHE:
1691                 case ATA_SF_DIS_RCACHE:
1692                         p->tfd = ATA_S_DSC | ATA_S_READY;
1693                         break;
1694                 case ATA_SF_SETXFER:
1695                 {
1696                         switch (cfis[12] & 0xf8) {
1697                         case ATA_PIO:
1698                         case ATA_PIO0:
1699                                 break;
1700                         case ATA_WDMA0:
1701                         case ATA_UDMA0:
1702                                 p->xfermode = (cfis[12] & 0x7);
1703                                 break;
1704                         }
1705                         p->tfd = ATA_S_DSC | ATA_S_READY;
1706                         break;
1707                 }
1708                 default:
1709                         p->tfd = ATA_S_ERROR | ATA_S_READY;
1710                         p->tfd |= (ATA_ERROR_ABORT << 8);
1711                         break;
1712                 }
1713                 ahci_write_fis_d2h(p, slot, cfis, p->tfd);
1714                 break;
1715         }
1716         case ATA_SET_MULTI:
1717                 if (cfis[12] != 0 &&
1718                         (cfis[12] > 128 || (cfis[12] & (cfis[12] - 1)))) {
1719                         p->tfd = ATA_S_ERROR | ATA_S_READY;
1720                         p->tfd |= (ATA_ERROR_ABORT << 8);
1721                 } else {
1722                         p->mult_sectors = cfis[12];
1723                         p->tfd = ATA_S_DSC | ATA_S_READY;
1724                 }
1725                 ahci_write_fis_d2h(p, slot, cfis, p->tfd);
1726                 break;
1727         case ATA_READ:
1728         case ATA_WRITE:
1729         case ATA_READ48:
1730         case ATA_WRITE48:
1731         case ATA_READ_MUL:
1732         case ATA_WRITE_MUL:
1733         case ATA_READ_MUL48:
1734         case ATA_WRITE_MUL48:
1735         case ATA_READ_DMA:
1736         case ATA_WRITE_DMA:
1737         case ATA_READ_DMA48:
1738         case ATA_WRITE_DMA48:
1739         case ATA_READ_FPDMA_QUEUED:
1740         case ATA_WRITE_FPDMA_QUEUED:
1741                 ahci_handle_rw(p, slot, cfis, 0);
1742                 break;
1743         case ATA_FLUSHCACHE:
1744         case ATA_FLUSHCACHE48:
1745                 ahci_handle_flush(p, slot, cfis);
1746                 break;
1747         case ATA_DATA_SET_MANAGEMENT:
1748                 if (cfis[11] == 0 && cfis[3] == ATA_DSM_TRIM &&
1749                     cfis[13] == 0 && cfis[12] == 1) {
1750                         ahci_handle_dsm_trim(p, slot, cfis, 0);
1751                         break;
1752                 }
1753                 ahci_write_fis_d2h(p, slot, cfis,
1754                     (ATA_E_ABORT << 8) | ATA_S_READY | ATA_S_ERROR);
1755                 break;
1756         case ATA_SEND_FPDMA_QUEUED:
1757                 if ((cfis[13] & 0x1f) == ATA_SFPDMA_DSM &&
1758                     cfis[17] == 0 && cfis[16] == ATA_DSM_TRIM &&
1759                     cfis[11] == 0 && cfis[3] == 1) {
1760                         ahci_handle_dsm_trim(p, slot, cfis, 0);
1761                         break;
1762                 }
1763                 ahci_write_fis_d2h(p, slot, cfis,
1764                     (ATA_E_ABORT << 8) | ATA_S_READY | ATA_S_ERROR);
1765                 break;
1766         case ATA_READ_LOG_EXT:
1767         case ATA_READ_LOG_DMA_EXT:
1768                 ahci_handle_read_log(p, slot, cfis);
1769                 break;
1770         case ATA_SECURITY_FREEZE_LOCK:
1771         case ATA_SMART_CMD:
1772         case ATA_NOP:
1773                 ahci_write_fis_d2h(p, slot, cfis,
1774                     (ATA_E_ABORT << 8) | ATA_S_READY | ATA_S_ERROR);
1775                 break;
1776         case ATA_CHECK_POWER_MODE:
1777                 cfis[12] = 0xff;        /* always on */
1778                 ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1779                 break;
1780         case ATA_STANDBY_CMD:
1781         case ATA_STANDBY_IMMEDIATE:
1782         case ATA_IDLE_CMD:
1783         case ATA_IDLE_IMMEDIATE:
1784         case ATA_SLEEP:
1785         case ATA_READ_VERIFY:
1786         case ATA_READ_VERIFY48:
1787                 ahci_write_fis_d2h(p, slot, cfis, ATA_S_READY | ATA_S_DSC);
1788                 break;
1789         case ATA_ATAPI_IDENTIFY:
1790                 handle_atapi_identify(p, slot, cfis);
1791                 break;
1792         case ATA_PACKET_CMD:
1793                 if (!p->atapi) {
1794                         ahci_write_fis_d2h(p, slot, cfis,
1795                             (ATA_E_ABORT << 8) | ATA_S_READY | ATA_S_ERROR);
1796                 } else
1797                         handle_packet_cmd(p, slot, cfis);
1798                 break;
1799         default:
1800                 WPRINTF("Unsupported cmd:%02x", cfis[2]);
1801                 ahci_write_fis_d2h(p, slot, cfis,
1802                     (ATA_E_ABORT << 8) | ATA_S_READY | ATA_S_ERROR);
1803                 break;
1804         }
1805 }
1806
1807 static void
1808 ahci_handle_slot(struct ahci_port *p, int slot)
1809 {
1810         struct ahci_cmd_hdr *hdr;
1811 #ifdef AHCI_DEBUG
1812         struct ahci_prdt_entry *prdt;
1813 #endif
1814         struct pci_ahci_softc *sc;
1815         uint8_t *cfis;
1816 #ifdef AHCI_DEBUG
1817         int cfl, i;
1818 #endif
1819
1820         sc = p->pr_sc;
1821         hdr = (struct ahci_cmd_hdr *)(p->cmd_lst + slot * AHCI_CL_SIZE);
1822 #ifdef AHCI_DEBUG
1823         cfl = (hdr->flags & 0x1f) * 4;
1824 #endif
1825         cfis = paddr_guest2host(ahci_ctx(sc), hdr->ctba,
1826                         0x80 + hdr->prdtl * sizeof(struct ahci_prdt_entry));
1827 #ifdef AHCI_DEBUG
1828         prdt = (struct ahci_prdt_entry *)(cfis + 0x80);
1829
1830         DPRINTF("cfis:");
1831         for (i = 0; i < cfl; i++) {
1832                 if (i % 10 == 0)
1833                         DPRINTF("");
1834                 DPRINTF("%02x ", cfis[i]);
1835         }
1836         DPRINTF("");
1837
1838         for (i = 0; i < hdr->prdtl; i++) {
1839                 DPRINTF("%d@%08"PRIx64"", prdt->dbc & 0x3fffff, prdt->dba);
1840                 prdt++;
1841         }
1842 #endif
1843
1844         if (cfis[0] != FIS_TYPE_REGH2D) {
1845                 WPRINTF("Not a H2D FIS:%02x", cfis[0]);
1846                 return;
1847         }
1848
1849         if (cfis[1] & 0x80) {
1850                 ahci_handle_cmd(p, slot, cfis);
1851         } else {
1852                 if (cfis[15] & (1 << 2))
1853                         p->reset = 1;
1854                 else if (p->reset) {
1855                         p->reset = 0;
1856                         ahci_port_reset(p);
1857                 }
1858                 p->ci &= ~(1 << slot);
1859         }
1860 }
1861
1862 static void
1863 ahci_handle_port(struct ahci_port *p)
1864 {
1865
1866         if (!(p->cmd & AHCI_P_CMD_ST))
1867                 return;
1868
1869         /*
1870          * Search for any new commands to issue ignoring those that
1871          * are already in-flight.  Stop if device is busy or in error.
1872          */
1873         for (; (p->ci & ~p->pending) != 0; p->ccs = ((p->ccs + 1) & 31)) {
1874                 if ((p->tfd & (ATA_S_BUSY | ATA_S_DRQ)) != 0)
1875                         break;
1876                 if (p->waitforclear)
1877                         break;
1878                 if ((p->ci & ~p->pending & (1 << p->ccs)) != 0) {
1879                         p->cmd &= ~AHCI_P_CMD_CCS_MASK;
1880                         p->cmd |= p->ccs << AHCI_P_CMD_CCS_SHIFT;
1881                         ahci_handle_slot(p, p->ccs);
1882                 }
1883         }
1884 }
1885
1886 /*
1887  * blockif callback routine - this runs in the context of the blockif
1888  * i/o thread, so the mutex needs to be acquired.
1889  */
1890 static void
1891 ata_ioreq_cb(struct blockif_req *br, int err)
1892 {
1893         struct ahci_cmd_hdr *hdr;
1894         struct ahci_ioreq *aior;
1895         struct ahci_port *p;
1896         struct pci_ahci_softc *sc;
1897         uint32_t tfd;
1898         uint8_t *cfis;
1899         int slot, ncq, dsm;
1900
1901         DPRINTF("%s %d", __func__, err);
1902
1903         ncq = dsm = 0;
1904         aior = br->br_param;
1905         p = aior->io_pr;
1906         cfis = aior->cfis;
1907         slot = aior->slot;
1908         sc = p->pr_sc;
1909         hdr = (struct ahci_cmd_hdr *)(p->cmd_lst + slot * AHCI_CL_SIZE);
1910
1911         if (cfis[2] == ATA_WRITE_FPDMA_QUEUED ||
1912             cfis[2] == ATA_READ_FPDMA_QUEUED ||
1913             cfis[2] == ATA_SEND_FPDMA_QUEUED)
1914                 ncq = 1;
1915         if (cfis[2] == ATA_DATA_SET_MANAGEMENT ||
1916             (cfis[2] == ATA_SEND_FPDMA_QUEUED &&
1917              (cfis[13] & 0x1f) == ATA_SFPDMA_DSM))
1918                 dsm = 1;
1919
1920         pthread_mutex_lock(&sc->mtx);
1921
1922         /*
1923          * Delete the blockif request from the busy list
1924          */
1925         TAILQ_REMOVE(&p->iobhd, aior, io_blist);
1926
1927         /*
1928          * Move the blockif request back to the free list
1929          */
1930         STAILQ_INSERT_TAIL(&p->iofhd, aior, io_flist);
1931
1932         if (!err)
1933                 hdr->prdbc = aior->done;
1934
1935         if (!err && aior->more) {
1936                 if (dsm)
1937                         ahci_handle_dsm_trim(p, slot, cfis, aior->done);
1938                 else
1939                         ahci_handle_rw(p, slot, cfis, aior->done);
1940                 goto out;
1941         }
1942
1943         if (!err)
1944                 tfd = ATA_S_READY | ATA_S_DSC;
1945         else
1946                 tfd = (ATA_E_ABORT << 8) | ATA_S_READY | ATA_S_ERROR;
1947         if (ncq)
1948                 ahci_write_fis_sdb(p, slot, cfis, tfd);
1949         else
1950                 ahci_write_fis_d2h(p, slot, cfis, tfd);
1951
1952         /*
1953          * This command is now complete.
1954          */
1955         p->pending &= ~(1 << slot);
1956
1957         ahci_check_stopped(p);
1958         ahci_handle_port(p);
1959 out:
1960         pthread_mutex_unlock(&sc->mtx);
1961         DPRINTF("%s exit", __func__);
1962 }
1963
1964 static void
1965 atapi_ioreq_cb(struct blockif_req *br, int err)
1966 {
1967         struct ahci_cmd_hdr *hdr;
1968         struct ahci_ioreq *aior;
1969         struct ahci_port *p;
1970         struct pci_ahci_softc *sc;
1971         uint8_t *cfis;
1972         uint32_t tfd;
1973         int slot;
1974
1975         DPRINTF("%s %d", __func__, err);
1976
1977         aior = br->br_param;
1978         p = aior->io_pr;
1979         cfis = aior->cfis;
1980         slot = aior->slot;
1981         sc = p->pr_sc;
1982         hdr = (struct ahci_cmd_hdr *)(p->cmd_lst + aior->slot * AHCI_CL_SIZE);
1983
1984         pthread_mutex_lock(&sc->mtx);
1985
1986         /*
1987          * Delete the blockif request from the busy list
1988          */
1989         TAILQ_REMOVE(&p->iobhd, aior, io_blist);
1990
1991         /*
1992          * Move the blockif request back to the free list
1993          */
1994         STAILQ_INSERT_TAIL(&p->iofhd, aior, io_flist);
1995
1996         if (!err)
1997                 hdr->prdbc = aior->done;
1998
1999         if (!err && aior->more) {
2000                 atapi_read(p, slot, cfis, aior->done);
2001                 goto out;
2002         }
2003
2004         if (!err) {
2005                 tfd = ATA_S_READY | ATA_S_DSC;
2006         } else {
2007                 p->sense_key = ATA_SENSE_ILLEGAL_REQUEST;
2008                 p->asc = 0x21;
2009                 tfd = (p->sense_key << 12) | ATA_S_READY | ATA_S_ERROR;
2010         }
2011         cfis[4] = (cfis[4] & ~7) | ATA_I_CMD | ATA_I_IN;
2012         ahci_write_fis_d2h(p, slot, cfis, tfd);
2013
2014         /*
2015          * This command is now complete.
2016          */
2017         p->pending &= ~(1 << slot);
2018
2019         ahci_check_stopped(p);
2020         ahci_handle_port(p);
2021 out:
2022         pthread_mutex_unlock(&sc->mtx);
2023         DPRINTF("%s exit", __func__);
2024 }
2025
2026 static void
2027 pci_ahci_ioreq_init(struct ahci_port *pr)
2028 {
2029         struct ahci_ioreq *vr;
2030         int i;
2031
2032         pr->ioqsz = blockif_queuesz(pr->bctx);
2033         pr->ioreq = calloc(pr->ioqsz, sizeof(struct ahci_ioreq));
2034         STAILQ_INIT(&pr->iofhd);
2035
2036         /*
2037          * Add all i/o request entries to the free queue
2038          */
2039         for (i = 0; i < pr->ioqsz; i++) {
2040                 vr = &pr->ioreq[i];
2041                 vr->io_pr = pr;
2042                 if (!pr->atapi)
2043                         vr->io_req.br_callback = ata_ioreq_cb;
2044                 else
2045                         vr->io_req.br_callback = atapi_ioreq_cb;
2046                 vr->io_req.br_param = vr;
2047                 STAILQ_INSERT_TAIL(&pr->iofhd, vr, io_flist);
2048         }
2049
2050         TAILQ_INIT(&pr->iobhd);
2051 }
2052
2053 static void
2054 pci_ahci_port_write(struct pci_ahci_softc *sc, uint64_t offset, uint64_t value)
2055 {
2056         int port = (offset - AHCI_OFFSET) / AHCI_STEP;
2057         offset = (offset - AHCI_OFFSET) % AHCI_STEP;
2058         struct ahci_port *p = &sc->port[port];
2059
2060         DPRINTF("pci_ahci_port %d: write offset 0x%"PRIx64" value 0x%"PRIx64"",
2061                 port, offset, value);
2062
2063         switch (offset) {
2064         case AHCI_P_CLB:
2065                 p->clb = value;
2066                 break;
2067         case AHCI_P_CLBU:
2068                 p->clbu = value;
2069                 break;
2070         case AHCI_P_FB:
2071                 p->fb = value;
2072                 break;
2073         case AHCI_P_FBU:
2074                 p->fbu = value;
2075                 break;
2076         case AHCI_P_IS:
2077                 p->is &= ~value;
2078                 ahci_port_intr(p);
2079                 break;
2080         case AHCI_P_IE:
2081                 p->ie = value & 0xFDC000FF;
2082                 ahci_port_intr(p);
2083                 break;
2084         case AHCI_P_CMD:
2085         {
2086                 p->cmd &= ~(AHCI_P_CMD_ST | AHCI_P_CMD_SUD | AHCI_P_CMD_POD |
2087                     AHCI_P_CMD_CLO | AHCI_P_CMD_FRE | AHCI_P_CMD_APSTE |
2088                     AHCI_P_CMD_ATAPI | AHCI_P_CMD_DLAE | AHCI_P_CMD_ALPE |
2089                     AHCI_P_CMD_ASP | AHCI_P_CMD_ICC_MASK);
2090                 p->cmd |= (AHCI_P_CMD_ST | AHCI_P_CMD_SUD | AHCI_P_CMD_POD |
2091                     AHCI_P_CMD_CLO | AHCI_P_CMD_FRE | AHCI_P_CMD_APSTE |
2092                     AHCI_P_CMD_ATAPI | AHCI_P_CMD_DLAE | AHCI_P_CMD_ALPE |
2093                     AHCI_P_CMD_ASP | AHCI_P_CMD_ICC_MASK) & value;
2094
2095                 if (!(value & AHCI_P_CMD_ST)) {
2096                         ahci_port_stop(p);
2097                 } else {
2098                         uint64_t clb;
2099
2100                         p->cmd |= AHCI_P_CMD_CR;
2101                         clb = (uint64_t)p->clbu << 32 | p->clb;
2102                         p->cmd_lst = paddr_guest2host(ahci_ctx(sc), clb,
2103                                         AHCI_CL_SIZE * AHCI_MAX_SLOTS);
2104                 }
2105
2106                 if (value & AHCI_P_CMD_FRE) {
2107                         uint64_t fb;
2108
2109                         p->cmd |= AHCI_P_CMD_FR;
2110                         fb = (uint64_t)p->fbu << 32 | p->fb;
2111                         /* we don't support FBSCP, so rfis size is 256Bytes */
2112                         p->rfis = paddr_guest2host(ahci_ctx(sc), fb, 256);
2113                 } else {
2114                         p->cmd &= ~AHCI_P_CMD_FR;
2115                 }
2116
2117                 if (value & AHCI_P_CMD_CLO) {
2118                         p->tfd &= ~(ATA_S_BUSY | ATA_S_DRQ);
2119                         p->cmd &= ~AHCI_P_CMD_CLO;
2120                 }
2121
2122                 if (value & AHCI_P_CMD_ICC_MASK) {
2123                         p->cmd &= ~AHCI_P_CMD_ICC_MASK;
2124                 }
2125
2126                 ahci_handle_port(p);
2127                 break;
2128         }
2129         case AHCI_P_TFD:
2130         case AHCI_P_SIG:
2131         case AHCI_P_SSTS:
2132                 WPRINTF("pci_ahci_port: read only registers 0x%"PRIx64"", offset);
2133                 break;
2134         case AHCI_P_SCTL:
2135                 p->sctl = value;
2136                 if (!(p->cmd & AHCI_P_CMD_ST)) {
2137                         if (value & ATA_SC_DET_RESET)
2138                                 ahci_port_reset(p);
2139                 }
2140                 break;
2141         case AHCI_P_SERR:
2142                 p->serr &= ~value;
2143                 break;
2144         case AHCI_P_SACT:
2145                 p->sact |= value;
2146                 break;
2147         case AHCI_P_CI:
2148                 p->ci |= value;
2149                 ahci_handle_port(p);
2150                 break;
2151         case AHCI_P_SNTF:
2152         case AHCI_P_FBS:
2153         default:
2154                 break;
2155         }
2156 }
2157
2158 static void
2159 pci_ahci_host_write(struct pci_ahci_softc *sc, uint64_t offset, uint64_t value)
2160 {
2161         DPRINTF("pci_ahci_host: write offset 0x%"PRIx64" value 0x%"PRIx64"",
2162                 offset, value);
2163
2164         switch (offset) {
2165         case AHCI_CAP:
2166         case AHCI_PI:
2167         case AHCI_VS:
2168         case AHCI_CAP2:
2169                 DPRINTF("pci_ahci_host: read only registers 0x%"PRIx64"", offset);
2170                 break;
2171         case AHCI_GHC:
2172                 if (value & AHCI_GHC_HR) {
2173                         ahci_reset(sc);
2174                         break;
2175                 }
2176                 if (value & AHCI_GHC_IE)
2177                         sc->ghc |= AHCI_GHC_IE;
2178                 else
2179                         sc->ghc &= ~AHCI_GHC_IE;
2180                 ahci_generate_intr(sc, 0xffffffff);
2181                 break;
2182         case AHCI_IS:
2183                 sc->is &= ~value;
2184                 ahci_generate_intr(sc, value);
2185                 break;
2186         default:
2187                 break;
2188         }
2189 }
2190
2191 static void
2192 pci_ahci_write(struct vmctx *ctx, int vcpu, struct pci_devinst *pi,
2193                 int baridx, uint64_t offset, int size, uint64_t value)
2194 {
2195         struct pci_ahci_softc *sc = pi->pi_arg;
2196
2197         assert(baridx == 5);
2198         assert((offset % 4) == 0 && size == 4);
2199
2200         pthread_mutex_lock(&sc->mtx);
2201
2202         if (offset < AHCI_OFFSET)
2203                 pci_ahci_host_write(sc, offset, value);
2204         else if (offset < AHCI_OFFSET + sc->ports * AHCI_STEP)
2205                 pci_ahci_port_write(sc, offset, value);
2206         else
2207                 WPRINTF("pci_ahci: unknown i/o write offset 0x%"PRIx64"", offset);
2208
2209         pthread_mutex_unlock(&sc->mtx);
2210 }
2211
2212 static uint64_t
2213 pci_ahci_host_read(struct pci_ahci_softc *sc, uint64_t offset)
2214 {
2215         uint32_t value;
2216
2217         switch (offset) {
2218         case AHCI_CAP:
2219         case AHCI_GHC:
2220         case AHCI_IS:
2221         case AHCI_PI:
2222         case AHCI_VS:
2223         case AHCI_CCCC:
2224         case AHCI_CCCP:
2225         case AHCI_EM_LOC:
2226         case AHCI_EM_CTL:
2227         case AHCI_CAP2:
2228         {
2229                 uint32_t *p = &sc->cap;
2230                 p += (offset - AHCI_CAP) / sizeof(uint32_t);
2231                 value = *p;
2232                 break;
2233         }
2234         default:
2235                 value = 0;
2236                 break;
2237         }
2238         DPRINTF("pci_ahci_host: read offset 0x%"PRIx64" value 0x%x",
2239                 offset, value);
2240
2241         return (value);
2242 }
2243
2244 static uint64_t
2245 pci_ahci_port_read(struct pci_ahci_softc *sc, uint64_t offset)
2246 {
2247         uint32_t value;
2248         int port = (offset - AHCI_OFFSET) / AHCI_STEP;
2249         offset = (offset - AHCI_OFFSET) % AHCI_STEP;
2250
2251         switch (offset) {
2252         case AHCI_P_CLB:
2253         case AHCI_P_CLBU:
2254         case AHCI_P_FB:
2255         case AHCI_P_FBU:
2256         case AHCI_P_IS:
2257         case AHCI_P_IE:
2258         case AHCI_P_CMD:
2259         case AHCI_P_TFD:
2260         case AHCI_P_SIG:
2261         case AHCI_P_SSTS:
2262         case AHCI_P_SCTL:
2263         case AHCI_P_SERR:
2264         case AHCI_P_SACT:
2265         case AHCI_P_CI:
2266         case AHCI_P_SNTF:
2267         case AHCI_P_FBS:
2268         {
2269                 uint32_t *p= &sc->port[port].clb;
2270                 p += (offset - AHCI_P_CLB) / sizeof(uint32_t);
2271                 value = *p;
2272                 break;
2273         }
2274         default:
2275                 value = 0;
2276                 break;
2277         }
2278
2279         DPRINTF("pci_ahci_port %d: read offset 0x%"PRIx64" value 0x%x",
2280                 port, offset, value);
2281
2282         return value;
2283 }
2284
2285 static uint64_t
2286 pci_ahci_read(struct vmctx *ctx, int vcpu, struct pci_devinst *pi, int baridx,
2287     uint64_t regoff, int size)
2288 {
2289         struct pci_ahci_softc *sc = pi->pi_arg;
2290         uint64_t offset;
2291         uint32_t value;
2292
2293         assert(baridx == 5);
2294         assert(size == 1 || size == 2 || size == 4);
2295         assert((regoff & (size - 1)) == 0);
2296
2297         pthread_mutex_lock(&sc->mtx);
2298
2299         offset = regoff & ~0x3;     /* round down to a multiple of 4 bytes */
2300         if (offset < AHCI_OFFSET)
2301                 value = pci_ahci_host_read(sc, offset);
2302         else if (offset < AHCI_OFFSET + sc->ports * AHCI_STEP)
2303                 value = pci_ahci_port_read(sc, offset);
2304         else {
2305                 value = 0;
2306                 WPRINTF("pci_ahci: unknown i/o read offset 0x%"PRIx64"",
2307                     regoff);
2308         }
2309         value >>= 8 * (regoff & 0x3);
2310
2311         pthread_mutex_unlock(&sc->mtx);
2312
2313         return (value);
2314 }
2315
2316 /*
2317  * Each AHCI controller has a "port" node which contains nodes for
2318  * each port named after the decimal number of the port (no leading
2319  * zeroes).  Port nodes contain a "type" ("hd" or "cd"), as well as
2320  * options for blockif.  For example:
2321  *
2322  * pci.0.1.0
2323  *          .device="ahci"
2324  *          .port
2325  *               .0
2326  *                 .type="hd"
2327  *                 .path="/path/to/image"
2328  */
2329 static int
2330 pci_ahci_legacy_config_port(nvlist_t *nvl, int port, const char *type,
2331     const char *opts)
2332 {
2333         char node_name[sizeof("XX")];
2334         nvlist_t *port_nvl;
2335
2336         snprintf(node_name, sizeof(node_name), "%d", port);
2337         port_nvl = create_relative_config_node(nvl, node_name);
2338         set_config_value_node(port_nvl, "type", type);
2339         return (blockif_legacy_config(port_nvl, opts));
2340 }
2341
2342 static int
2343 pci_ahci_legacy_config(nvlist_t *nvl, const char *opts)
2344 {
2345         nvlist_t *ports_nvl;
2346         const char *type;
2347         char *next, *next2, *str, *tofree;
2348         int p, ret;
2349
2350         if (opts == NULL)
2351                 return (0);
2352
2353         ports_nvl = create_relative_config_node(nvl, "port");
2354         ret = 1;
2355         tofree = str = strdup(opts);
2356         for (p = 0; p < MAX_PORTS && str != NULL; p++, str = next) {
2357                 /* Identify and cut off type of present port. */
2358                 if (strncmp(str, "hd:", 3) == 0) {
2359                         type = "hd";
2360                         str += 3;
2361                 } else if (strncmp(str, "cd:", 3) == 0) {
2362                         type = "cd";
2363                         str += 3;
2364                 } else
2365                         type = NULL;
2366
2367                 /* Find and cut off the next port options. */
2368                 next = strstr(str, ",hd:");
2369                 next2 = strstr(str, ",cd:");
2370                 if (next == NULL || (next2 != NULL && next2 < next))
2371                         next = next2;
2372                 if (next != NULL) {
2373                         next[0] = 0;
2374                         next++;
2375                 }
2376
2377                 if (str[0] == 0)
2378                         continue;
2379
2380                 if (type == NULL) {
2381                         EPRINTLN("Missing or invalid type for port %d: \"%s\"",
2382                             p, str);
2383                         goto out;
2384                 }
2385
2386                 if (pci_ahci_legacy_config_port(ports_nvl, p, type, str) != 0)
2387                         goto out;
2388         }
2389         ret = 0;
2390 out:
2391         free(tofree);
2392         return (ret);
2393 }
2394
2395 static int
2396 pci_ahci_cd_legacy_config(nvlist_t *nvl, const char *opts)
2397 {
2398         nvlist_t *ports_nvl;
2399
2400         ports_nvl = create_relative_config_node(nvl, "port");
2401         return (pci_ahci_legacy_config_port(ports_nvl, 0, "cd", opts));
2402 }
2403
2404 static int
2405 pci_ahci_hd_legacy_config(nvlist_t *nvl, const char *opts)
2406 {
2407         nvlist_t *ports_nvl;
2408
2409         ports_nvl = create_relative_config_node(nvl, "port");
2410         return (pci_ahci_legacy_config_port(ports_nvl, 0, "hd", opts));
2411 }
2412
2413 static int
2414 pci_ahci_init(struct vmctx *ctx, struct pci_devinst *pi, nvlist_t *nvl)
2415 {
2416         char bident[sizeof("XX:XX:XX")];
2417         char node_name[sizeof("XX")];
2418         struct blockif_ctxt *bctxt;
2419         struct pci_ahci_softc *sc;
2420         int atapi, ret, slots, p;
2421         MD5_CTX mdctx;
2422         u_char digest[16];
2423         const char *path, *type, *value;
2424         nvlist_t *ports_nvl, *port_nvl;
2425
2426         ret = 0;
2427
2428 #ifdef AHCI_DEBUG
2429         dbg = fopen("/tmp/log", "w+");
2430 #endif
2431
2432         sc = calloc(1, sizeof(struct pci_ahci_softc));
2433         pi->pi_arg = sc;
2434         sc->asc_pi = pi;
2435         pthread_mutex_init(&sc->mtx, NULL);
2436         sc->ports = 0;
2437         sc->pi = 0;
2438         slots = 32;
2439
2440         ports_nvl = find_relative_config_node(nvl, "port");
2441         for (p = 0; ports_nvl != NULL && p < MAX_PORTS; p++) {
2442                 struct ata_params *ata_ident = &sc->port[p].ata_ident;
2443                 char ident[AHCI_PORT_IDENT];
2444
2445                 snprintf(node_name, sizeof(node_name), "%d", p);
2446                 port_nvl = find_relative_config_node(ports_nvl, node_name);
2447                 if (port_nvl == NULL)
2448                         continue;
2449
2450                 type = get_config_value_node(port_nvl, "type");
2451                 if (type == NULL)
2452                         continue;
2453
2454                 if (strcmp(type, "hd") == 0)
2455                         atapi = 0;
2456                 else
2457                         atapi = 1;
2458
2459                 /*
2460                  * Attempt to open the backing image. Use the PCI slot/func
2461                  * and the port number for the identifier string.
2462                  */
2463                 snprintf(bident, sizeof(bident), "%d:%d:%d", pi->pi_slot,
2464                     pi->pi_func, p);
2465
2466                 bctxt = blockif_open(port_nvl, bident);
2467                 if (bctxt == NULL) {
2468                         sc->ports = p;
2469                         ret = 1;
2470                         goto open_fail;
2471                 }
2472                 sc->port[p].bctx = bctxt;
2473                 sc->port[p].pr_sc = sc;
2474                 sc->port[p].port = p;
2475                 sc->port[p].atapi = atapi;
2476
2477                 /*
2478                  * Create an identifier for the backing file.
2479                  * Use parts of the md5 sum of the filename
2480                  */
2481                 path = get_config_value_node(port_nvl, "path");
2482                 MD5Init(&mdctx);
2483                 MD5Update(&mdctx, path, strlen(path));
2484                 MD5Final(digest, &mdctx);
2485                 snprintf(ident, AHCI_PORT_IDENT,
2486                         "BHYVE-%02X%02X-%02X%02X-%02X%02X",
2487                         digest[0], digest[1], digest[2], digest[3], digest[4],
2488                         digest[5]);
2489
2490                 memset(ata_ident, 0, sizeof(struct ata_params));
2491                 ata_string((uint8_t*)&ata_ident->serial, ident, 20);
2492                 ata_string((uint8_t*)&ata_ident->revision, "001", 8);
2493                 if (atapi)
2494                         ata_string((uint8_t*)&ata_ident->model, "BHYVE SATA DVD ROM", 40);
2495                 else
2496                         ata_string((uint8_t*)&ata_ident->model, "BHYVE SATA DISK", 40);
2497                 value = get_config_value_node(port_nvl, "nmrr");
2498                 if (value != NULL)
2499                         ata_ident->media_rotation_rate = atoi(value);
2500                 value = get_config_value_node(port_nvl, "ser");
2501                 if (value != NULL)
2502                         ata_string((uint8_t*)(&ata_ident->serial), value, 20);
2503                 value = get_config_value_node(port_nvl, "rev");
2504                 if (value != NULL)
2505                         ata_string((uint8_t*)(&ata_ident->revision), value, 8);
2506                 value = get_config_value_node(port_nvl, "model");
2507                 if (value != NULL)
2508                         ata_string((uint8_t*)(&ata_ident->model), value, 40);
2509                 ata_identify_init(&sc->port[p], atapi);
2510
2511                 /*
2512                  * Allocate blockif request structures and add them
2513                  * to the free list
2514                  */
2515                 pci_ahci_ioreq_init(&sc->port[p]);
2516
2517                 sc->pi |= (1 << p);
2518                 if (sc->port[p].ioqsz < slots)
2519                         slots = sc->port[p].ioqsz;
2520         }
2521         sc->ports = p;
2522
2523         /* Intel ICH8 AHCI */
2524         --slots;
2525         if (sc->ports < DEF_PORTS)
2526                 sc->ports = DEF_PORTS;
2527         sc->cap = AHCI_CAP_64BIT | AHCI_CAP_SNCQ | AHCI_CAP_SSNTF |
2528             AHCI_CAP_SMPS | AHCI_CAP_SSS | AHCI_CAP_SALP |
2529             AHCI_CAP_SAL | AHCI_CAP_SCLO | (0x3 << AHCI_CAP_ISS_SHIFT)|
2530             AHCI_CAP_PMD | AHCI_CAP_SSC | AHCI_CAP_PSC |
2531             (slots << AHCI_CAP_NCS_SHIFT) | AHCI_CAP_SXS | (sc->ports - 1);
2532
2533         sc->vs = 0x10300;
2534         sc->cap2 = AHCI_CAP2_APST;
2535         ahci_reset(sc);
2536
2537         pci_set_cfgdata16(pi, PCIR_DEVICE, 0x2821);
2538         pci_set_cfgdata16(pi, PCIR_VENDOR, 0x8086);
2539         pci_set_cfgdata8(pi, PCIR_CLASS, PCIC_STORAGE);
2540         pci_set_cfgdata8(pi, PCIR_SUBCLASS, PCIS_STORAGE_SATA);
2541         pci_set_cfgdata8(pi, PCIR_PROGIF, PCIP_STORAGE_SATA_AHCI_1_0);
2542         p = MIN(sc->ports, 16);
2543         p = flsl(p) - ((p & (p - 1)) ? 0 : 1);
2544         pci_emul_add_msicap(pi, 1 << p);
2545         pci_emul_alloc_bar(pi, 5, PCIBAR_MEM32,
2546             AHCI_OFFSET + sc->ports * AHCI_STEP);
2547
2548         pci_lintr_request(pi);
2549
2550 open_fail:
2551         if (ret) {
2552                 for (p = 0; p < sc->ports; p++) {
2553                         if (sc->port[p].bctx != NULL)
2554                                 blockif_close(sc->port[p].bctx);
2555                 }
2556                 free(sc);
2557         }
2558
2559         return (ret);
2560 }
2561
2562 #ifdef BHYVE_SNAPSHOT
2563 static int
2564 pci_ahci_snapshot_save_queues(struct ahci_port *port,
2565                               struct vm_snapshot_meta *meta)
2566 {
2567         int ret;
2568         int idx;
2569         struct ahci_ioreq *ioreq;
2570
2571         STAILQ_FOREACH(ioreq, &port->iofhd, io_flist) {
2572                 idx = ((void *) ioreq - (void *) port->ioreq) / sizeof(*ioreq);
2573                 SNAPSHOT_VAR_OR_LEAVE(idx, meta, ret, done);
2574         }
2575
2576         idx = -1;
2577         SNAPSHOT_VAR_OR_LEAVE(idx, meta, ret, done);
2578
2579         TAILQ_FOREACH(ioreq, &port->iobhd, io_blist) {
2580                 idx = ((void *) ioreq - (void *) port->ioreq) / sizeof(*ioreq);
2581                 SNAPSHOT_VAR_OR_LEAVE(idx, meta, ret, done);
2582
2583                 /*
2584                  * Snapshot only the busy requests; other requests are
2585                  * not valid.
2586                  */
2587                 ret = blockif_snapshot_req(&ioreq->io_req, meta);
2588                 if (ret != 0) {
2589                         fprintf(stderr, "%s: failed to snapshot req\r\n",
2590                                 __func__);
2591                         goto done;
2592                 }
2593         }
2594
2595         idx = -1;
2596         SNAPSHOT_VAR_OR_LEAVE(idx, meta, ret, done);
2597
2598 done:
2599         return (ret);
2600 }
2601
2602 static int
2603 pci_ahci_snapshot_restore_queues(struct ahci_port *port,
2604                                  struct vm_snapshot_meta *meta)
2605 {
2606         int ret;
2607         int idx;
2608         struct ahci_ioreq *ioreq;
2609
2610         /* Empty the free queue before restoring. */
2611         while (!STAILQ_EMPTY(&port->iofhd))
2612                 STAILQ_REMOVE_HEAD(&port->iofhd, io_flist);
2613
2614         /* Restore the free queue. */
2615         while (1) {
2616                 SNAPSHOT_VAR_OR_LEAVE(idx, meta, ret, done);
2617                 if (idx == -1)
2618                         break;
2619
2620                 STAILQ_INSERT_TAIL(&port->iofhd, &port->ioreq[idx], io_flist);
2621         }
2622
2623         /* Restore the busy queue. */
2624         while (1) {
2625                 SNAPSHOT_VAR_OR_LEAVE(idx, meta, ret, done);
2626                 if (idx == -1)
2627                         break;
2628
2629                 ioreq = &port->ioreq[idx];
2630                 TAILQ_INSERT_TAIL(&port->iobhd, ioreq, io_blist);
2631
2632                 /*
2633                  * Restore only the busy requests; other requests are
2634                  * not valid.
2635                  */
2636                 ret = blockif_snapshot_req(&ioreq->io_req, meta);
2637                 if (ret != 0) {
2638                         fprintf(stderr, "%s: failed to restore request\r\n",
2639                                 __func__);
2640                         goto done;
2641                 }
2642
2643                 /* Re-enqueue the requests in the block interface. */
2644                 if (ioreq->readop)
2645                         ret = blockif_read(port->bctx, &ioreq->io_req);
2646                 else
2647                         ret = blockif_write(port->bctx, &ioreq->io_req);
2648
2649                 if (ret != 0) {
2650                         fprintf(stderr,
2651                                 "%s: failed to re-enqueue request\r\n",
2652                                 __func__);
2653                         goto done;
2654                 }
2655         }
2656
2657 done:
2658         return (ret);
2659 }
2660
2661 static int
2662 pci_ahci_snapshot(struct vm_snapshot_meta *meta)
2663 {
2664         int i, j, ret;
2665         void *bctx;
2666         struct pci_devinst *pi;
2667         struct pci_ahci_softc *sc;
2668         struct ahci_port *port;
2669         struct ahci_cmd_hdr *hdr;
2670         struct ahci_ioreq *ioreq;
2671
2672         pi = meta->dev_data;
2673         sc = pi->pi_arg;
2674
2675         /* TODO: add mtx lock/unlock */
2676
2677         SNAPSHOT_VAR_OR_LEAVE(sc->ports, meta, ret, done);
2678         SNAPSHOT_VAR_OR_LEAVE(sc->cap, meta, ret, done);
2679         SNAPSHOT_VAR_OR_LEAVE(sc->ghc, meta, ret, done);
2680         SNAPSHOT_VAR_OR_LEAVE(sc->is, meta, ret, done);
2681         SNAPSHOT_VAR_OR_LEAVE(sc->pi, meta, ret, done);
2682         SNAPSHOT_VAR_OR_LEAVE(sc->vs, meta, ret, done);
2683         SNAPSHOT_VAR_OR_LEAVE(sc->ccc_ctl, meta, ret, done);
2684         SNAPSHOT_VAR_OR_LEAVE(sc->ccc_pts, meta, ret, done);
2685         SNAPSHOT_VAR_OR_LEAVE(sc->em_loc, meta, ret, done);
2686         SNAPSHOT_VAR_OR_LEAVE(sc->em_ctl, meta, ret, done);
2687         SNAPSHOT_VAR_OR_LEAVE(sc->cap2, meta, ret, done);
2688         SNAPSHOT_VAR_OR_LEAVE(sc->bohc, meta, ret, done);
2689         SNAPSHOT_VAR_OR_LEAVE(sc->lintr, meta, ret, done);
2690
2691         for (i = 0; i < MAX_PORTS; i++) {
2692                 port = &sc->port[i];
2693
2694                 if (meta->op == VM_SNAPSHOT_SAVE)
2695                         bctx = port->bctx;
2696
2697                 SNAPSHOT_VAR_OR_LEAVE(bctx, meta, ret, done);
2698                 SNAPSHOT_VAR_OR_LEAVE(port->port, meta, ret, done);
2699
2700                 /* Mostly for restore; save is ensured by the lines above. */
2701                 if (((bctx == NULL) && (port->bctx != NULL)) ||
2702                     ((bctx != NULL) && (port->bctx == NULL))) {
2703                         fprintf(stderr, "%s: ports not matching\r\n", __func__);
2704                         ret = EINVAL;
2705                         goto done;
2706                 }
2707
2708                 if (port->bctx == NULL)
2709                         continue;
2710
2711                 if (port->port != i) {
2712                         fprintf(stderr, "%s: ports not matching: "
2713                                         "actual: %d expected: %d\r\n",
2714                                         __func__, port->port, i);
2715                         ret = EINVAL;
2716                         goto done;
2717                 }
2718
2719                 SNAPSHOT_GUEST2HOST_ADDR_OR_LEAVE(port->cmd_lst,
2720                         AHCI_CL_SIZE * AHCI_MAX_SLOTS, false, meta, ret, done);
2721                 SNAPSHOT_GUEST2HOST_ADDR_OR_LEAVE(port->rfis, 256, false, meta,
2722                         ret, done);
2723
2724                 SNAPSHOT_VAR_OR_LEAVE(port->ata_ident, meta, ret, done);
2725                 SNAPSHOT_VAR_OR_LEAVE(port->atapi, meta, ret, done);
2726                 SNAPSHOT_VAR_OR_LEAVE(port->reset, meta, ret, done);
2727                 SNAPSHOT_VAR_OR_LEAVE(port->waitforclear, meta, ret, done);
2728                 SNAPSHOT_VAR_OR_LEAVE(port->mult_sectors, meta, ret, done);
2729                 SNAPSHOT_VAR_OR_LEAVE(port->xfermode, meta, ret, done);
2730                 SNAPSHOT_VAR_OR_LEAVE(port->err_cfis, meta, ret, done);
2731                 SNAPSHOT_VAR_OR_LEAVE(port->sense_key, meta, ret, done);
2732                 SNAPSHOT_VAR_OR_LEAVE(port->asc, meta, ret, done);
2733                 SNAPSHOT_VAR_OR_LEAVE(port->ccs, meta, ret, done);
2734                 SNAPSHOT_VAR_OR_LEAVE(port->pending, meta, ret, done);
2735
2736                 SNAPSHOT_VAR_OR_LEAVE(port->clb, meta, ret, done);
2737                 SNAPSHOT_VAR_OR_LEAVE(port->clbu, meta, ret, done);
2738                 SNAPSHOT_VAR_OR_LEAVE(port->fb, meta, ret, done);
2739                 SNAPSHOT_VAR_OR_LEAVE(port->fbu, meta, ret, done);
2740                 SNAPSHOT_VAR_OR_LEAVE(port->ie, meta, ret, done);
2741                 SNAPSHOT_VAR_OR_LEAVE(port->cmd, meta, ret, done);
2742                 SNAPSHOT_VAR_OR_LEAVE(port->unused0, meta, ret, done);
2743                 SNAPSHOT_VAR_OR_LEAVE(port->tfd, meta, ret, done);
2744                 SNAPSHOT_VAR_OR_LEAVE(port->sig, meta, ret, done);
2745                 SNAPSHOT_VAR_OR_LEAVE(port->ssts, meta, ret, done);
2746                 SNAPSHOT_VAR_OR_LEAVE(port->sctl, meta, ret, done);
2747                 SNAPSHOT_VAR_OR_LEAVE(port->serr, meta, ret, done);
2748                 SNAPSHOT_VAR_OR_LEAVE(port->sact, meta, ret, done);
2749                 SNAPSHOT_VAR_OR_LEAVE(port->ci, meta, ret, done);
2750                 SNAPSHOT_VAR_OR_LEAVE(port->sntf, meta, ret, done);
2751                 SNAPSHOT_VAR_OR_LEAVE(port->fbs, meta, ret, done);
2752                 SNAPSHOT_VAR_OR_LEAVE(port->ioqsz, meta, ret, done);
2753
2754                 for (j = 0; j < port->ioqsz; j++) {
2755                         ioreq = &port->ioreq[j];
2756
2757                         /* blockif_req snapshot done only for busy requests. */
2758                         hdr = (struct ahci_cmd_hdr *)(port->cmd_lst +
2759                                 ioreq->slot * AHCI_CL_SIZE);
2760                         SNAPSHOT_GUEST2HOST_ADDR_OR_LEAVE(ioreq->cfis,
2761                                 0x80 + hdr->prdtl * sizeof(struct ahci_prdt_entry),
2762                                 false, meta, ret, done);
2763
2764                         SNAPSHOT_VAR_OR_LEAVE(ioreq->len, meta, ret, done);
2765                         SNAPSHOT_VAR_OR_LEAVE(ioreq->done, meta, ret, done);
2766                         SNAPSHOT_VAR_OR_LEAVE(ioreq->slot, meta, ret, done);
2767                         SNAPSHOT_VAR_OR_LEAVE(ioreq->more, meta, ret, done);
2768                         SNAPSHOT_VAR_OR_LEAVE(ioreq->readop, meta, ret, done);
2769                 }
2770
2771                 /* Perform save / restore specific operations. */
2772                 if (meta->op == VM_SNAPSHOT_SAVE) {
2773                         ret = pci_ahci_snapshot_save_queues(port, meta);
2774                         if (ret != 0)
2775                                 goto done;
2776                 } else if (meta->op == VM_SNAPSHOT_RESTORE) {
2777                         ret = pci_ahci_snapshot_restore_queues(port, meta);
2778                         if (ret != 0)
2779                                 goto done;
2780                 } else {
2781                         ret = EINVAL;
2782                         goto done;
2783                 }
2784
2785                 ret = blockif_snapshot(port->bctx, meta);
2786                 if (ret != 0) {
2787                         fprintf(stderr, "%s: failed to restore blockif\r\n",
2788                                 __func__);
2789                         goto done;
2790                 }
2791         }
2792
2793 done:
2794         return (ret);
2795 }
2796
2797 static int
2798 pci_ahci_pause(struct vmctx *ctx, struct pci_devinst *pi)
2799 {
2800         struct pci_ahci_softc *sc;
2801         struct blockif_ctxt *bctxt;
2802         int i;
2803
2804         sc = pi->pi_arg;
2805
2806         for (i = 0; i < MAX_PORTS; i++) {
2807                 bctxt = sc->port[i].bctx;
2808                 if (bctxt == NULL)
2809                         continue;
2810
2811                 blockif_pause(bctxt);
2812         }
2813
2814         return (0);
2815 }
2816
2817 static int
2818 pci_ahci_resume(struct vmctx *ctx, struct pci_devinst *pi)
2819 {
2820         struct pci_ahci_softc *sc;
2821         struct blockif_ctxt *bctxt;
2822         int i;
2823
2824         sc = pi->pi_arg;
2825
2826         for (i = 0; i < MAX_PORTS; i++) {
2827                 bctxt = sc->port[i].bctx;
2828                 if (bctxt == NULL)
2829                         continue;
2830
2831                 blockif_resume(bctxt);
2832         }
2833
2834         return (0);
2835 }
2836 #endif
2837
2838 /*
2839  * Use separate emulation names to distinguish drive and atapi devices
2840  */
2841 static const struct pci_devemu pci_de_ahci = {
2842         .pe_emu =       "ahci",
2843         .pe_init =      pci_ahci_init,
2844         .pe_legacy_config = pci_ahci_legacy_config,
2845         .pe_barwrite =  pci_ahci_write,
2846         .pe_barread =   pci_ahci_read,
2847 #ifdef BHYVE_SNAPSHOT
2848         .pe_snapshot =  pci_ahci_snapshot,
2849         .pe_pause =     pci_ahci_pause,
2850         .pe_resume =    pci_ahci_resume,
2851 #endif
2852 };
2853 PCI_EMUL_SET(pci_de_ahci);
2854
2855 static const struct pci_devemu pci_de_ahci_hd = {
2856         .pe_emu =       "ahci-hd",
2857         .pe_legacy_config = pci_ahci_hd_legacy_config,
2858         .pe_alias =     "ahci",
2859 };
2860 PCI_EMUL_SET(pci_de_ahci_hd);
2861
2862 static const struct pci_devemu pci_de_ahci_cd = {
2863         .pe_emu =       "ahci-cd",
2864         .pe_legacy_config = pci_ahci_cd_legacy_config,
2865         .pe_alias =     "ahci",
2866 };
2867 PCI_EMUL_SET(pci_de_ahci_cd);