contrib/llvm/lib/Target/R600/AMDGPU.h

   1 //===-- AMDGPU.h - MachineFunction passes hw codegen --------------*- C++ -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 /// \file
   9 //===----------------------------------------------------------------------===//
  10
  11 #ifndef AMDGPU_H
  12 #define AMDGPU_H
  13
  14 #include "llvm/Support/TargetRegistry.h"
  15 #include "llvm/Target/TargetMachine.h"
  16
  17 namespace llvm {
  18
  19 class AMDGPUInstrPrinter;
  20 class AMDGPUTargetMachine;
  21 class FunctionPass;
  22 class MCAsmInfo;
  23 class raw_ostream;
  24 class Target;
  25 class TargetMachine;
  26
  27 // R600 Passes
  28 FunctionPass *createR600VectorRegMerger(TargetMachine &tm);
  29 FunctionPass *createR600TextureIntrinsicsReplacer();
  30 FunctionPass *createR600ExpandSpecialInstrsPass(TargetMachine &tm);
  31 FunctionPass *createR600EmitClauseMarkers(TargetMachine &tm);
  32 FunctionPass *createR600ClauseMergePass(TargetMachine &tm);
  33 FunctionPass *createR600Packetizer(TargetMachine &tm);
  34 FunctionPass *createR600ControlFlowFinalizer(TargetMachine &tm);
  35 FunctionPass *createAMDGPUCFGStructurizerPass(TargetMachine &tm);
  36
  37 // SI Passes
  38 FunctionPass *createSITypeRewriter();
  39 FunctionPass *createSIAnnotateControlFlowPass();
  40 FunctionPass *createSILowerControlFlowPass(TargetMachine &tm);
  41 FunctionPass *createSIFixSGPRCopiesPass(TargetMachine &tm);
  42 FunctionPass *createSICodeEmitterPass(formatted_raw_ostream &OS);
  43 FunctionPass *createSIInsertWaits(TargetMachine &tm);
  44
  45 // Passes common to R600 and SI
  46 Pass *createAMDGPUStructurizeCFGPass();
  47 FunctionPass *createAMDGPUConvertToISAPass(TargetMachine &tm);
  48 FunctionPass *createAMDGPUISelDag(TargetMachine &tm);
  49
  50 /// \brief Creates an AMDGPU-specific Target Transformation Info pass.
  51 ImmutablePass *
  52 createAMDGPUTargetTransformInfoPass(const AMDGPUTargetMachine *TM);
  53
  54 extern Target TheAMDGPUTarget;
  55
  56 } // End namespace llvm
  57
  58 namespace ShaderType {
  59   enum Type {
  60     PIXEL = 0,
  61     VERTEX = 1,
  62     GEOMETRY = 2,
  63     COMPUTE = 3
  64   };
  65 }
  66
  67 /// OpenCL uses address spaces to differentiate between
  68 /// various memory regions on the hardware. On the CPU
  69 /// all of the address spaces point to the same memory,
  70 /// however on the GPU, each address space points to
  71 /// a seperate piece of memory that is unique from other
  72 /// memory locations.
  73 namespace AMDGPUAS {
  74 enum AddressSpaces {
  75   PRIVATE_ADDRESS  = 0, ///< Address space for private memory.
  76   GLOBAL_ADDRESS   = 1, ///< Address space for global memory (RAT0, VTX0).
  77   CONSTANT_ADDRESS = 2, ///< Address space for constant memory
  78   LOCAL_ADDRESS    = 3, ///< Address space for local memory.
  79   REGION_ADDRESS   = 4, ///< Address space for region memory.
  80   ADDRESS_NONE     = 5, ///< Address space for unknown memory.
  81   PARAM_D_ADDRESS  = 6, ///< Address space for direct addressible parameter memory (CONST0)
  82   PARAM_I_ADDRESS  = 7, ///< Address space for indirect addressible parameter memory (VTX1)
  83
  84   // Do not re-order the CONSTANT_BUFFER_* enums.  Several places depend on this
  85   // order to be able to dynamically index a constant buffer, for example:
  86   //
  87   // ConstantBufferAS = CONSTANT_BUFFER_0 + CBIdx
  88
  89   CONSTANT_BUFFER_0 = 8,
  90   CONSTANT_BUFFER_1 = 9,
  91   CONSTANT_BUFFER_2 = 10,
  92   CONSTANT_BUFFER_3 = 11,
  93   CONSTANT_BUFFER_4 = 12,
  94   CONSTANT_BUFFER_5 = 13,
  95   CONSTANT_BUFFER_6 = 14,
  96   CONSTANT_BUFFER_7 = 15,
  97   CONSTANT_BUFFER_8 = 16,
  98   CONSTANT_BUFFER_9 = 17,
  99   CONSTANT_BUFFER_10 = 18,
 100   CONSTANT_BUFFER_11 = 19,
 101   CONSTANT_BUFFER_12 = 20,
 102   CONSTANT_BUFFER_13 = 21,
 103   CONSTANT_BUFFER_14 = 22,
 104   CONSTANT_BUFFER_15 = 23,
 105   LAST_ADDRESS     = 24
 106 };
 107
 108 } // namespace AMDGPUAS
 109
 110 #endif // AMDGPU_H