sys/powerpc/aim/mmu_oea.c

   1 /*-
   2  * Copyright (c) 2001 The NetBSD Foundation, Inc.
   3  * All rights reserved.
   4  *
   5  * This code is derived from software contributed to The NetBSD Foundation
   6  * by Matt Thomas <matt@3am-software.com> of Allegro Networks, Inc.
   7  *
   8  * Redistribution and use in source and binary forms, with or without
   9  * modification, are permitted provided that the following conditions
  10  * are met:
  11  * 1. Redistributions of source code must retain the above copyright
  12  *    notice, this list of conditions and the following disclaimer.
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in the
  15  *    documentation and/or other materials provided with the distribution.
  16  * 3. All advertising materials mentioning features or use of this software
  17  *    must display the following acknowledgement:
  18  *        This product includes software developed by the NetBSD
  19  *        Foundation, Inc. and its contributors.
  20  * 4. Neither the name of The NetBSD Foundation nor the names of its
  21  *    contributors may be used to endorse or promote products derived
  22  *    from this software without specific prior written permission.
  23  *
  24  * THIS SOFTWARE IS PROVIDED BY THE NETBSD FOUNDATION, INC. AND CONTRIBUTORS
  25  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED
  26  * TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  27  * PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE FOUNDATION OR CONTRIBUTORS
  28  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  29  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  30  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  31  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  32  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  33  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  34  * POSSIBILITY OF SUCH DAMAGE.
  35  */
  36 /*-
  37  * Copyright (C) 1995, 1996 Wolfgang Solfrank.
  38  * Copyright (C) 1995, 1996 TooLs GmbH.
  39  * All rights reserved.
  40  *
  41  * Redistribution and use in source and binary forms, with or without
  42  * modification, are permitted provided that the following conditions
  43  * are met:
  44  * 1. Redistributions of source code must retain the above copyright
  45  *    notice, this list of conditions and the following disclaimer.
  46  * 2. Redistributions in binary form must reproduce the above copyright
  47  *    notice, this list of conditions and the following disclaimer in the
  48  *    documentation and/or other materials provided with the distribution.
  49  * 3. All advertising materials mentioning features or use of this software
  50  *    must display the following acknowledgement:
  51  *      This product includes software developed by TooLs GmbH.
  52  * 4. The name of TooLs GmbH may not be used to endorse or promote products
  53  *    derived from this software without specific prior written permission.
  54  *
  55  * THIS SOFTWARE IS PROVIDED BY TOOLS GMBH ``AS IS'' AND ANY EXPRESS OR
  56  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
  57  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  58  * IN NO EVENT SHALL TOOLS GMBH BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  59  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  60  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  61  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  62  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  63  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF
  64  * ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  65  *
  66  * $NetBSD: pmap.c,v 1.28 2000/03/26 20:42:36 kleink Exp $
  67  */
  68 /*-
  69  * Copyright (C) 2001 Benno Rice.
  70  * All rights reserved.
  71  *
  72  * Redistribution and use in source and binary forms, with or without
  73  * modification, are permitted provided that the following conditions
  74  * are met:
  75  * 1. Redistributions of source code must retain the above copyright
  76  *    notice, this list of conditions and the following disclaimer.
  77  * 2. Redistributions in binary form must reproduce the above copyright
  78  *    notice, this list of conditions and the following disclaimer in the
  79  *    documentation and/or other materials provided with the distribution.
  80  *
  81  * THIS SOFTWARE IS PROVIDED BY Benno Rice ``AS IS'' AND ANY EXPRESS OR
  82  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
  83  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  84  * IN NO EVENT SHALL TOOLS GMBH BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  85  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  86  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  87  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  88  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  89  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF
  90  * ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  91  */
  92
  93 #include <sys/cdefs.h>
  94 __FBSDID("$FreeBSD$");
  95
  96 /*
  97  * Manages physical address maps.
  98  *
  99  * In addition to hardware address maps, this module is called upon to
 100  * provide software-use-only maps which may or may not be stored in the
 101  * same form as hardware maps.  These pseudo-maps are used to store
 102  * intermediate results from copy operations to and from address spaces.
 103  *
 104  * Since the information managed by this module is also stored by the
 105  * logical address mapping module, this module may throw away valid virtual
 106  * to physical mappings at almost any time.  However, invalidations of
 107  * mappings must be done as requested.
 108  *
 109  * In order to cope with hardware architectures which make virtual to
 110  * physical map invalidates expensive, this module may delay invalidate
 111  * reduced protection operations until such time as they are actually
 112  * necessary.  This module is given full information as to which processors
 113  * are currently using which maps, and to when physical maps must be made
 114  * correct.
 115  */
 116
 117 #include "opt_kstack_pages.h"
 118
 119 #include <sys/param.h>
 120 #include <sys/kernel.h>
 121 #include <sys/ktr.h>
 122 #include <sys/lock.h>
 123 #include <sys/msgbuf.h>
 124 #include <sys/mutex.h>
 125 #include <sys/proc.h>
 126 #include <sys/sysctl.h>
 127 #include <sys/systm.h>
 128 #include <sys/vmmeter.h>
 129
 130 #include <dev/ofw/openfirm.h>
 131
 132 #include <vm/vm.h>
 133 #include <vm/vm_param.h>
 134 #include <vm/vm_kern.h>
 135 #include <vm/vm_page.h>
 136 #include <vm/vm_map.h>
 137 #include <vm/vm_object.h>
 138 #include <vm/vm_extern.h>
 139 #include <vm/vm_pageout.h>
 140 #include <vm/vm_pager.h>
 141 #include <vm/uma.h>
 142
 143 #include <machine/cpu.h>
 144 #include <machine/platform.h>
 145 #include <machine/bat.h>
 146 #include <machine/frame.h>
 147 #include <machine/md_var.h>
 148 #include <machine/psl.h>
 149 #include <machine/pte.h>
 150 #include <machine/smp.h>
 151 #include <machine/sr.h>
 152 #include <machine/mmuvar.h>
 153
 154 #include "mmu_if.h"
 155
 156 #define MOEA_DEBUG
 157
 158 #define TODO    panic("%s: not implemented", __func__);
 159
 160 #define VSID_MAKE(sr, hash)     ((sr) | (((hash) & 0xfffff) << 4))
 161 #define VSID_TO_SR(vsid)        ((vsid) & 0xf)
 162 #define VSID_TO_HASH(vsid)      (((vsid) >> 4) & 0xfffff)
 163
 164 #define PVO_PTEGIDX_MASK        0x007           /* which PTEG slot */
 165 #define PVO_PTEGIDX_VALID       0x008           /* slot is valid */
 166 #define PVO_WIRED               0x010           /* PVO entry is wired */
 167 #define PVO_MANAGED             0x020           /* PVO entry is managed */
 168 #define PVO_EXECUTABLE          0x040           /* PVO entry is executable */
 169 #define PVO_BOOTSTRAP           0x080           /* PVO entry allocated during
 170                                                    bootstrap */
 171 #define PVO_FAKE                0x100           /* fictitious phys page */
 172 #define PVO_VADDR(pvo)          ((pvo)->pvo_vaddr & ~ADDR_POFF)
 173 #define PVO_ISEXECUTABLE(pvo)   ((pvo)->pvo_vaddr & PVO_EXECUTABLE)
 174 #define PVO_ISFAKE(pvo)         ((pvo)->pvo_vaddr & PVO_FAKE)
 175 #define PVO_PTEGIDX_GET(pvo)    ((pvo)->pvo_vaddr & PVO_PTEGIDX_MASK)
 176 #define PVO_PTEGIDX_ISSET(pvo)  ((pvo)->pvo_vaddr & PVO_PTEGIDX_VALID)
 177 #define PVO_PTEGIDX_CLR(pvo)    \
 178         ((void)((pvo)->pvo_vaddr &= ~(PVO_PTEGIDX_VALID|PVO_PTEGIDX_MASK)))
 179 #define PVO_PTEGIDX_SET(pvo, i) \
 180         ((void)((pvo)->pvo_vaddr |= (i)|PVO_PTEGIDX_VALID))
 181
 182 #define MOEA_PVO_CHECK(pvo)
 183
 184 struct ofw_map {
 185         vm_offset_t     om_va;
 186         vm_size_t       om_len;
 187         vm_offset_t     om_pa;
 188         u_int           om_mode;
 189 };
 190
 191 /*
 192  * Map of physical memory regions.
 193  */
 194 static struct   mem_region *regions;
 195 static struct   mem_region *pregions;
 196 u_int           phys_avail_count;
 197 int             regions_sz, pregions_sz;
 198 static struct   ofw_map *translations;
 199
 200 extern struct pmap ofw_pmap;
 201
 202 /*
 203  * Lock for the pteg and pvo tables.
 204  */
 205 struct mtx      moea_table_mutex;
 206
 207 /* tlbie instruction synchronization */
 208 static struct mtx tlbie_mtx;
 209
 210 /*
 211  * PTEG data.
 212  */
 213 static struct   pteg *moea_pteg_table;
 214 u_int           moea_pteg_count;
 215 u_int           moea_pteg_mask;
 216
 217 /*
 218  * PVO data.
 219  */
 220 struct  pvo_head *moea_pvo_table;               /* pvo entries by pteg index */
 221 struct  pvo_head moea_pvo_kunmanaged =
 222     LIST_HEAD_INITIALIZER(moea_pvo_kunmanaged); /* list of unmanaged pages */
 223 struct  pvo_head moea_pvo_unmanaged =
 224     LIST_HEAD_INITIALIZER(moea_pvo_unmanaged);  /* list of unmanaged pages */
 225
 226 uma_zone_t      moea_upvo_zone; /* zone for pvo entries for unmanaged pages */
 227 uma_zone_t      moea_mpvo_zone; /* zone for pvo entries for managed pages */
 228
 229 #define BPVO_POOL_SIZE  32768
 230 static struct   pvo_entry *moea_bpvo_pool;
 231 static int      moea_bpvo_pool_index = 0;
 232
 233 #define VSID_NBPW       (sizeof(u_int32_t) * 8)
 234 static u_int    moea_vsid_bitmap[NPMAPS / VSID_NBPW];
 235
 236 static boolean_t moea_initialized = FALSE;
 237
 238 /*
 239  * Statistics.
 240  */
 241 u_int   moea_pte_valid = 0;
 242 u_int   moea_pte_overflow = 0;
 243 u_int   moea_pte_replacements = 0;
 244 u_int   moea_pvo_entries = 0;
 245 u_int   moea_pvo_enter_calls = 0;
 246 u_int   moea_pvo_remove_calls = 0;
 247 u_int   moea_pte_spills = 0;
 248 SYSCTL_INT(_machdep, OID_AUTO, moea_pte_valid, CTLFLAG_RD, &moea_pte_valid,
 249     0, "");
 250 SYSCTL_INT(_machdep, OID_AUTO, moea_pte_overflow, CTLFLAG_RD,
 251     &moea_pte_overflow, 0, "");
 252 SYSCTL_INT(_machdep, OID_AUTO, moea_pte_replacements, CTLFLAG_RD,
 253     &moea_pte_replacements, 0, "");
 254 SYSCTL_INT(_machdep, OID_AUTO, moea_pvo_entries, CTLFLAG_RD, &moea_pvo_entries,
 255     0, "");
 256 SYSCTL_INT(_machdep, OID_AUTO, moea_pvo_enter_calls, CTLFLAG_RD,
 257     &moea_pvo_enter_calls, 0, "");
 258 SYSCTL_INT(_machdep, OID_AUTO, moea_pvo_remove_calls, CTLFLAG_RD,
 259     &moea_pvo_remove_calls, 0, "");
 260 SYSCTL_INT(_machdep, OID_AUTO, moea_pte_spills, CTLFLAG_RD,
 261     &moea_pte_spills, 0, "");
 262
 263 /*
 264  * Allocate physical memory for use in moea_bootstrap.
 265  */
 266 static vm_offset_t      moea_bootstrap_alloc(vm_size_t, u_int);
 267
 268 /*
 269  * PTE calls.
 270  */
 271 static int              moea_pte_insert(u_int, struct pte *);
 272
 273 /*
 274  * PVO calls.
 275  */
 276 static int      moea_pvo_enter(pmap_t, uma_zone_t, struct pvo_head *,
 277                     vm_offset_t, vm_offset_t, u_int, int);
 278 static void     moea_pvo_remove(struct pvo_entry *, int);
 279 static struct   pvo_entry *moea_pvo_find_va(pmap_t, vm_offset_t, int *);
 280 static struct   pte *moea_pvo_to_pte(const struct pvo_entry *, int);
 281
 282 /*
 283  * Utility routines.
 284  */
 285 static void             moea_enter_locked(pmap_t, vm_offset_t, vm_page_t,
 286                             vm_prot_t, boolean_t);
 287 static void             moea_syncicache(vm_offset_t, vm_size_t);
 288 static boolean_t        moea_query_bit(vm_page_t, int);
 289 static u_int            moea_clear_bit(vm_page_t, int, int *);
 290 static void             moea_kremove(mmu_t, vm_offset_t);
 291 int             moea_pte_spill(vm_offset_t);
 292
 293 /*
 294  * Kernel MMU interface
 295  */
 296 void moea_change_wiring(mmu_t, pmap_t, vm_offset_t, boolean_t);
 297 void moea_clear_modify(mmu_t, vm_page_t);
 298 void moea_clear_reference(mmu_t, vm_page_t);
 299 void moea_copy_page(mmu_t, vm_page_t, vm_page_t);
 300 void moea_enter(mmu_t, pmap_t, vm_offset_t, vm_page_t, vm_prot_t, boolean_t);
 301 void moea_enter_object(mmu_t, pmap_t, vm_offset_t, vm_offset_t, vm_page_t,
 302     vm_prot_t);
 303 void moea_enter_quick(mmu_t, pmap_t, vm_offset_t, vm_page_t, vm_prot_t);
 304 vm_paddr_t moea_extract(mmu_t, pmap_t, vm_offset_t);
 305 vm_page_t moea_extract_and_hold(mmu_t, pmap_t, vm_offset_t, vm_prot_t);
 306 void moea_init(mmu_t);
 307 boolean_t moea_is_modified(mmu_t, vm_page_t);
 308 boolean_t moea_ts_referenced(mmu_t, vm_page_t);
 309 vm_offset_t moea_map(mmu_t, vm_offset_t *, vm_offset_t, vm_offset_t, int);
 310 boolean_t moea_page_exists_quick(mmu_t, pmap_t, vm_page_t);
 311 int moea_page_wired_mappings(mmu_t, vm_page_t);
 312 void moea_pinit(mmu_t, pmap_t);
 313 void moea_pinit0(mmu_t, pmap_t);
 314 void moea_protect(mmu_t, pmap_t, vm_offset_t, vm_offset_t, vm_prot_t);
 315 void moea_qenter(mmu_t, vm_offset_t, vm_page_t *, int);
 316 void moea_qremove(mmu_t, vm_offset_t, int);
 317 void moea_release(mmu_t, pmap_t);
 318 void moea_remove(mmu_t, pmap_t, vm_offset_t, vm_offset_t);
 319 void moea_remove_all(mmu_t, vm_page_t);
 320 void moea_remove_write(mmu_t, vm_page_t);
 321 void moea_zero_page(mmu_t, vm_page_t);
 322 void moea_zero_page_area(mmu_t, vm_page_t, int, int);
 323 void moea_zero_page_idle(mmu_t, vm_page_t);
 324 void moea_activate(mmu_t, struct thread *);
 325 void moea_deactivate(mmu_t, struct thread *);
 326 void moea_cpu_bootstrap(mmu_t, int);
 327 void moea_bootstrap(mmu_t, vm_offset_t, vm_offset_t);
 328 void *moea_mapdev(mmu_t, vm_offset_t, vm_size_t);
 329 void moea_unmapdev(mmu_t, vm_offset_t, vm_size_t);
 330 vm_offset_t moea_kextract(mmu_t, vm_offset_t);
 331 void moea_kenter(mmu_t, vm_offset_t, vm_offset_t);
 332 boolean_t moea_dev_direct_mapped(mmu_t, vm_offset_t, vm_size_t);
 333 static void moea_sync_icache(mmu_t, pmap_t, vm_offset_t, vm_size_t);
 334
 335 static mmu_method_t moea_methods[] = {
 336         MMUMETHOD(mmu_change_wiring,    moea_change_wiring),
 337         MMUMETHOD(mmu_clear_modify,     moea_clear_modify),
 338         MMUMETHOD(mmu_clear_reference,  moea_clear_reference),
 339         MMUMETHOD(mmu_copy_page,        moea_copy_page),
 340         MMUMETHOD(mmu_enter,            moea_enter),
 341         MMUMETHOD(mmu_enter_object,     moea_enter_object),
 342         MMUMETHOD(mmu_enter_quick,      moea_enter_quick),
 343         MMUMETHOD(mmu_extract,          moea_extract),
 344         MMUMETHOD(mmu_extract_and_hold, moea_extract_and_hold),
 345         MMUMETHOD(mmu_init,             moea_init),
 346         MMUMETHOD(mmu_is_modified,      moea_is_modified),
 347         MMUMETHOD(mmu_ts_referenced,    moea_ts_referenced),
 348         MMUMETHOD(mmu_map,              moea_map),
 349         MMUMETHOD(mmu_page_exists_quick,moea_page_exists_quick),
 350         MMUMETHOD(mmu_page_wired_mappings,moea_page_wired_mappings),
 351         MMUMETHOD(mmu_pinit,            moea_pinit),
 352         MMUMETHOD(mmu_pinit0,           moea_pinit0),
 353         MMUMETHOD(mmu_protect,          moea_protect),
 354         MMUMETHOD(mmu_qenter,           moea_qenter),
 355         MMUMETHOD(mmu_qremove,          moea_qremove),
 356         MMUMETHOD(mmu_release,          moea_release),
 357         MMUMETHOD(mmu_remove,           moea_remove),
 358         MMUMETHOD(mmu_remove_all,       moea_remove_all),
 359         MMUMETHOD(mmu_remove_write,     moea_remove_write),
 360         MMUMETHOD(mmu_sync_icache,      moea_sync_icache),
 361         MMUMETHOD(mmu_zero_page,        moea_zero_page),
 362         MMUMETHOD(mmu_zero_page_area,   moea_zero_page_area),
 363         MMUMETHOD(mmu_zero_page_idle,   moea_zero_page_idle),
 364         MMUMETHOD(mmu_activate,         moea_activate),
 365         MMUMETHOD(mmu_deactivate,       moea_deactivate),
 366
 367         /* Internal interfaces */
 368         MMUMETHOD(mmu_bootstrap,        moea_bootstrap),
 369         MMUMETHOD(mmu_cpu_bootstrap,    moea_cpu_bootstrap),
 370         MMUMETHOD(mmu_mapdev,           moea_mapdev),
 371         MMUMETHOD(mmu_unmapdev,         moea_unmapdev),
 372         MMUMETHOD(mmu_kextract,         moea_kextract),
 373         MMUMETHOD(mmu_kenter,           moea_kenter),
 374         MMUMETHOD(mmu_dev_direct_mapped,moea_dev_direct_mapped),
 375
 376         { 0, 0 }
 377 };
 378
 379 static mmu_def_t oea_mmu = {
 380         MMU_TYPE_OEA,
 381         moea_methods,
 382         0
 383 };
 384 MMU_DEF(oea_mmu);
 385
 386 static void
 387 tlbie(vm_offset_t va)
 388 {
 389
 390         mtx_lock_spin(&tlbie_mtx);
 391         __asm __volatile("tlbie %0" :: "r"(va));
 392         __asm __volatile("tlbsync");
 393         powerpc_sync();
 394         mtx_unlock_spin(&tlbie_mtx);
 395 }
 396
 397 static void
 398 tlbia(void)
 399 {
 400         vm_offset_t va;
 401
 402         for (va = 0; va < 0x00040000; va += 0x00001000) {
 403                 __asm __volatile("tlbie %0" :: "r"(va));
 404                 powerpc_sync();
 405         }
 406         __asm __volatile("tlbsync");
 407         powerpc_sync();
 408 }
 409
 410 static __inline int
 411 va_to_sr(u_int *sr, vm_offset_t va)
 412 {
 413         return (sr[(uintptr_t)va >> ADDR_SR_SHFT]);
 414 }
 415
 416 static __inline u_int
 417 va_to_pteg(u_int sr, vm_offset_t addr)
 418 {
 419         u_int hash;
 420
 421         hash = (sr & SR_VSID_MASK) ^ (((u_int)addr & ADDR_PIDX) >>
 422             ADDR_PIDX_SHFT);
 423         return (hash & moea_pteg_mask);
 424 }
 425
 426 static __inline struct pvo_head *
 427 pa_to_pvoh(vm_offset_t pa, vm_page_t *pg_p)
 428 {
 429         struct  vm_page *pg;
 430
 431         pg = PHYS_TO_VM_PAGE(pa);
 432
 433         if (pg_p != NULL)
 434                 *pg_p = pg;
 435
 436         if (pg == NULL)
 437                 return (&moea_pvo_unmanaged);
 438
 439         return (&pg->md.mdpg_pvoh);
 440 }
 441
 442 static __inline struct pvo_head *
 443 vm_page_to_pvoh(vm_page_t m)
 444 {
 445
 446         return (&m->md.mdpg_pvoh);
 447 }
 448
 449 static __inline void
 450 moea_attr_clear(vm_page_t m, int ptebit)
 451 {
 452
 453         mtx_assert(&vm_page_queue_mtx, MA_OWNED);
 454         m->md.mdpg_attrs &= ~ptebit;
 455 }
 456
 457 static __inline int
 458 moea_attr_fetch(vm_page_t m)
 459 {
 460
 461         return (m->md.mdpg_attrs);
 462 }
 463
 464 static __inline void
 465 moea_attr_save(vm_page_t m, int ptebit)
 466 {
 467
 468         mtx_assert(&vm_page_queue_mtx, MA_OWNED);
 469         m->md.mdpg_attrs |= ptebit;
 470 }
 471
 472 static __inline int
 473 moea_pte_compare(const struct pte *pt, const struct pte *pvo_pt)
 474 {
 475         if (pt->pte_hi == pvo_pt->pte_hi)
 476                 return (1);
 477
 478         return (0);
 479 }
 480
 481 static __inline int
 482 moea_pte_match(struct pte *pt, u_int sr, vm_offset_t va, int which)
 483 {
 484         return (pt->pte_hi & ~PTE_VALID) ==
 485             (((sr & SR_VSID_MASK) << PTE_VSID_SHFT) |
 486             ((va >> ADDR_API_SHFT) & PTE_API) | which);
 487 }
 488
 489 static __inline void
 490 moea_pte_create(struct pte *pt, u_int sr, vm_offset_t va, u_int pte_lo)
 491 {
 492
 493         mtx_assert(&moea_table_mutex, MA_OWNED);
 494
 495         /*
 496          * Construct a PTE.  Default to IMB initially.  Valid bit only gets
 497          * set when the real pte is set in memory.
 498          *
 499          * Note: Don't set the valid bit for correct operation of tlb update.
 500          */
 501         pt->pte_hi = ((sr & SR_VSID_MASK) << PTE_VSID_SHFT) |
 502             (((va & ADDR_PIDX) >> ADDR_API_SHFT) & PTE_API);
 503         pt->pte_lo = pte_lo;
 504 }
 505
 506 static __inline void
 507 moea_pte_synch(struct pte *pt, struct pte *pvo_pt)
 508 {
 509
 510         mtx_assert(&moea_table_mutex, MA_OWNED);
 511         pvo_pt->pte_lo |= pt->pte_lo & (PTE_REF | PTE_CHG);
 512 }
 513
 514 static __inline void
 515 moea_pte_clear(struct pte *pt, vm_offset_t va, int ptebit)
 516 {
 517
 518         mtx_assert(&moea_table_mutex, MA_OWNED);
 519
 520         /*
 521          * As shown in Section 7.6.3.2.3
 522          */
 523         pt->pte_lo &= ~ptebit;
 524         tlbie(va);
 525 }
 526
 527 static __inline void
 528 moea_pte_set(struct pte *pt, struct pte *pvo_pt)
 529 {
 530
 531         mtx_assert(&moea_table_mutex, MA_OWNED);
 532         pvo_pt->pte_hi |= PTE_VALID;
 533
 534         /*
 535          * Update the PTE as defined in section 7.6.3.1.
 536          * Note that the REF/CHG bits are from pvo_pt and thus should havce
 537          * been saved so this routine can restore them (if desired).
 538          */
 539         pt->pte_lo = pvo_pt->pte_lo;
 540         powerpc_sync();
 541         pt->pte_hi = pvo_pt->pte_hi;
 542         powerpc_sync();
 543         moea_pte_valid++;
 544 }
 545
 546 static __inline void
 547 moea_pte_unset(struct pte *pt, struct pte *pvo_pt, vm_offset_t va)
 548 {
 549
 550         mtx_assert(&moea_table_mutex, MA_OWNED);
 551         pvo_pt->pte_hi &= ~PTE_VALID;
 552
 553         /*
 554          * Force the reg & chg bits back into the PTEs.
 555          */
 556         powerpc_sync();
 557
 558         /*
 559          * Invalidate the pte.
 560          */
 561         pt->pte_hi &= ~PTE_VALID;
 562
 563         tlbie(va);
 564
 565         /*
 566          * Save the reg & chg bits.
 567          */
 568         moea_pte_synch(pt, pvo_pt);
 569         moea_pte_valid--;
 570 }
 571
 572 static __inline void
 573 moea_pte_change(struct pte *pt, struct pte *pvo_pt, vm_offset_t va)
 574 {
 575
 576         /*
 577          * Invalidate the PTE
 578          */
 579         moea_pte_unset(pt, pvo_pt, va);
 580         moea_pte_set(pt, pvo_pt);
 581 }
 582
 583 /*
 584  * Quick sort callout for comparing memory regions.
 585  */
 586 static int      mr_cmp(const void *a, const void *b);
 587 static int      om_cmp(const void *a, const void *b);
 588
 589 static int
 590 mr_cmp(const void *a, const void *b)
 591 {
 592         const struct    mem_region *regiona;
 593         const struct    mem_region *regionb;
 594
 595         regiona = a;
 596         regionb = b;
 597         if (regiona->mr_start < regionb->mr_start)
 598                 return (-1);
 599         else if (regiona->mr_start > regionb->mr_start)
 600                 return (1);
 601         else
 602                 return (0);
 603 }
 604
 605 static int
 606 om_cmp(const void *a, const void *b)
 607 {
 608         const struct    ofw_map *mapa;
 609         const struct    ofw_map *mapb;
 610
 611         mapa = a;
 612         mapb = b;
 613         if (mapa->om_pa < mapb->om_pa)
 614                 return (-1);
 615         else if (mapa->om_pa > mapb->om_pa)
 616                 return (1);
 617         else
 618                 return (0);
 619 }
 620
 621 void
 622 moea_cpu_bootstrap(mmu_t mmup, int ap)
 623 {
 624         u_int sdr;
 625         int i;
 626
 627         if (ap) {
 628                 powerpc_sync();
 629                 __asm __volatile("mtdbatu 0,%0" :: "r"(battable[0].batu));
 630                 __asm __volatile("mtdbatl 0,%0" :: "r"(battable[0].batl));
 631                 isync();
 632                 __asm __volatile("mtibatu 0,%0" :: "r"(battable[0].batu));
 633                 __asm __volatile("mtibatl 0,%0" :: "r"(battable[0].batl));
 634                 isync();
 635         }
 636
 637         __asm __volatile("mtdbatu 1,%0" :: "r"(battable[8].batu));
 638         __asm __volatile("mtdbatl 1,%0" :: "r"(battable[8].batl));
 639         isync();
 640
 641         __asm __volatile("mtibatu 1,%0" :: "r"(0));
 642         __asm __volatile("mtdbatu 2,%0" :: "r"(0));
 643         __asm __volatile("mtibatu 2,%0" :: "r"(0));
 644         __asm __volatile("mtdbatu 3,%0" :: "r"(0));
 645         __asm __volatile("mtibatu 3,%0" :: "r"(0));
 646         isync();
 647
 648         for (i = 0; i < 16; i++)
 649                 mtsrin(i << ADDR_SR_SHFT, EMPTY_SEGMENT);
 650
 651         __asm __volatile("mtsr %0,%1" :: "n"(KERNEL_SR), "r"(KERNEL_SEGMENT));
 652         __asm __volatile("mtsr %0,%1" :: "n"(KERNEL2_SR), "r"(KERNEL2_SEGMENT));
 653         powerpc_sync();
 654
 655         sdr = (u_int)moea_pteg_table | (moea_pteg_mask >> 10);
 656         __asm __volatile("mtsdr1 %0" :: "r"(sdr));
 657         isync();
 658
 659         tlbia();
 660 }
 661
 662 void
 663 moea_bootstrap(mmu_t mmup, vm_offset_t kernelstart, vm_offset_t kernelend)
 664 {
 665         ihandle_t       mmui;
 666         phandle_t       chosen, mmu;
 667         int             sz;
 668         int             i, j;
 669         int             ofw_mappings;
 670         vm_size_t       size, physsz, hwphyssz;
 671         vm_offset_t     pa, va, off;
 672         void            *dpcpu;
 673         register_t      msr;
 674
 675         /*
 676          * Set up BAT0 to map the lowest 256 MB area
 677          */
 678         battable[0x0].batl = BATL(0x00000000, BAT_M, BAT_PP_RW);
 679         battable[0x0].batu = BATU(0x00000000, BAT_BL_256M, BAT_Vs);
 680
 681         /*
 682          * Map PCI memory space.
 683          */
 684         battable[0x8].batl = BATL(0x80000000, BAT_I|BAT_G, BAT_PP_RW);
 685         battable[0x8].batu = BATU(0x80000000, BAT_BL_256M, BAT_Vs);
 686
 687         battable[0x9].batl = BATL(0x90000000, BAT_I|BAT_G, BAT_PP_RW);
 688         battable[0x9].batu = BATU(0x90000000, BAT_BL_256M, BAT_Vs);
 689
 690         battable[0xa].batl = BATL(0xa0000000, BAT_I|BAT_G, BAT_PP_RW);
 691         battable[0xa].batu = BATU(0xa0000000, BAT_BL_256M, BAT_Vs);
 692
 693         battable[0xb].batl = BATL(0xb0000000, BAT_I|BAT_G, BAT_PP_RW);
 694         battable[0xb].batu = BATU(0xb0000000, BAT_BL_256M, BAT_Vs);
 695
 696         /*
 697          * Map obio devices.
 698          */
 699         battable[0xf].batl = BATL(0xf0000000, BAT_I|BAT_G, BAT_PP_RW);
 700         battable[0xf].batu = BATU(0xf0000000, BAT_BL_256M, BAT_Vs);
 701
 702         /*
 703          * Use an IBAT and a DBAT to map the bottom segment of memory
 704          * where we are. Turn off instruction relocation temporarily
 705          * to prevent faults while reprogramming the IBAT.
 706          */
 707         msr = mfmsr();
 708         mtmsr(msr & ~PSL_IR);
 709         __asm (".balign 32; \n"
 710                "mtibatu 0,%0; mtibatl 0,%1; isync; \n"
 711                "mtdbatu 0,%0; mtdbatl 0,%1; isync"
 712             :: "r"(battable[0].batu), "r"(battable[0].batl));
 713         mtmsr(msr);
 714
 715         /* map pci space */
 716         __asm __volatile("mtdbatu 1,%0" :: "r"(battable[8].batu));
 717         __asm __volatile("mtdbatl 1,%0" :: "r"(battable[8].batl));
 718         isync();
 719
 720         /* set global direct map flag */
 721         hw_direct_map = 1;
 722
 723         mem_regions(&pregions, &pregions_sz, &regions, &regions_sz);
 724         CTR0(KTR_PMAP, "moea_bootstrap: physical memory");
 725
 726         qsort(pregions, pregions_sz, sizeof(*pregions), mr_cmp);
 727         for (i = 0; i < pregions_sz; i++) {
 728                 vm_offset_t pa;
 729                 vm_offset_t end;
 730
 731                 CTR3(KTR_PMAP, "physregion: %#x - %#x (%#x)",
 732                         pregions[i].mr_start,
 733                         pregions[i].mr_start + pregions[i].mr_size,
 734                         pregions[i].mr_size);
 735                 /*
 736                  * Install entries into the BAT table to allow all
 737                  * of physmem to be convered by on-demand BAT entries.
 738                  * The loop will sometimes set the same battable element
 739                  * twice, but that's fine since they won't be used for
 740                  * a while yet.
 741                  */
 742                 pa = pregions[i].mr_start & 0xf0000000;
 743                 end = pregions[i].mr_start + pregions[i].mr_size;
 744                 do {
 745                         u_int n = pa >> ADDR_SR_SHFT;
 746
 747                         battable[n].batl = BATL(pa, BAT_M, BAT_PP_RW);
 748                         battable[n].batu = BATU(pa, BAT_BL_256M, BAT_Vs);
 749                         pa += SEGMENT_LENGTH;
 750                 } while (pa < end);
 751         }
 752
 753         if (sizeof(phys_avail)/sizeof(phys_avail[0]) < regions_sz)
 754                 panic("moea_bootstrap: phys_avail too small");
 755         qsort(regions, regions_sz, sizeof(*regions), mr_cmp);
 756         phys_avail_count = 0;
 757         physsz = 0;
 758         hwphyssz = 0;
 759         TUNABLE_ULONG_FETCH("hw.physmem", (u_long *) &hwphyssz);
 760         for (i = 0, j = 0; i < regions_sz; i++, j += 2) {
 761                 CTR3(KTR_PMAP, "region: %#x - %#x (%#x)", regions[i].mr_start,
 762                     regions[i].mr_start + regions[i].mr_size,
 763                     regions[i].mr_size);
 764                 if (hwphyssz != 0 &&
 765                     (physsz + regions[i].mr_size) >= hwphyssz) {
 766                         if (physsz < hwphyssz) {
 767                                 phys_avail[j] = regions[i].mr_start;
 768                                 phys_avail[j + 1] = regions[i].mr_start +
 769                                     hwphyssz - physsz;
 770                                 physsz = hwphyssz;
 771                                 phys_avail_count++;
 772                         }
 773                         break;
 774                 }
 775                 phys_avail[j] = regions[i].mr_start;
 776                 phys_avail[j + 1] = regions[i].mr_start + regions[i].mr_size;
 777                 phys_avail_count++;
 778                 physsz += regions[i].mr_size;
 779         }
 780         physmem = btoc(physsz);
 781
 782         /*
 783          * Allocate PTEG table.
 784          */
 785 #ifdef PTEGCOUNT
 786         moea_pteg_count = PTEGCOUNT;
 787 #else
 788         moea_pteg_count = 0x1000;
 789
 790         while (moea_pteg_count < physmem)
 791                 moea_pteg_count <<= 1;
 792
 793         moea_pteg_count >>= 1;
 794 #endif /* PTEGCOUNT */
 795
 796         size = moea_pteg_count * sizeof(struct pteg);
 797         CTR2(KTR_PMAP, "moea_bootstrap: %d PTEGs, %d bytes", moea_pteg_count,
 798             size);
 799         moea_pteg_table = (struct pteg *)moea_bootstrap_alloc(size, size);
 800         CTR1(KTR_PMAP, "moea_bootstrap: PTEG table at %p", moea_pteg_table);
 801         bzero((void *)moea_pteg_table, moea_pteg_count * sizeof(struct pteg));
 802         moea_pteg_mask = moea_pteg_count - 1;
 803
 804         /*
 805          * Allocate pv/overflow lists.
 806          */
 807         size = sizeof(struct pvo_head) * moea_pteg_count;
 808         moea_pvo_table = (struct pvo_head *)moea_bootstrap_alloc(size,
 809             PAGE_SIZE);
 810         CTR1(KTR_PMAP, "moea_bootstrap: PVO table at %p", moea_pvo_table);
 811         for (i = 0; i < moea_pteg_count; i++)
 812                 LIST_INIT(&moea_pvo_table[i]);
 813
 814         /*
 815          * Initialize the lock that synchronizes access to the pteg and pvo
 816          * tables.
 817          */
 818         mtx_init(&moea_table_mutex, "pmap table", NULL, MTX_DEF |
 819             MTX_RECURSE);
 820
 821         mtx_init(&tlbie_mtx, "tlbie", NULL, MTX_SPIN);
 822
 823         /*
 824          * Initialise the unmanaged pvo pool.
 825          */
 826         moea_bpvo_pool = (struct pvo_entry *)moea_bootstrap_alloc(
 827                 BPVO_POOL_SIZE*sizeof(struct pvo_entry), 0);
 828         moea_bpvo_pool_index = 0;
 829
 830         /*
 831          * Make sure kernel vsid is allocated as well as VSID 0.
 832          */
 833         moea_vsid_bitmap[(KERNEL_VSIDBITS & (NPMAPS - 1)) / VSID_NBPW]
 834                 |= 1 << (KERNEL_VSIDBITS % VSID_NBPW);
 835         moea_vsid_bitmap[0] |= 1;
 836
 837         /*
 838          * Set up the Open Firmware pmap and add it's mappings.
 839          */
 840         moea_pinit(mmup, &ofw_pmap);
 841         ofw_pmap.pm_sr[KERNEL_SR] = KERNEL_SEGMENT;
 842         ofw_pmap.pm_sr[KERNEL2_SR] = KERNEL2_SEGMENT;
 843         if ((chosen = OF_finddevice("/chosen")) == -1)
 844                 panic("moea_bootstrap: can't find /chosen");
 845         OF_getprop(chosen, "mmu", &mmui, 4);
 846         if ((mmu = OF_instance_to_package(mmui)) == -1)
 847                 panic("moea_bootstrap: can't get mmu package");
 848         if ((sz = OF_getproplen(mmu, "translations")) == -1)
 849                 panic("moea_bootstrap: can't get ofw translation count");
 850         translations = NULL;
 851         for (i = 0; phys_avail[i] != 0; i += 2) {
 852                 if (phys_avail[i + 1] >= sz) {
 853                         translations = (struct ofw_map *)phys_avail[i];
 854                         break;
 855                 }
 856         }
 857         if (translations == NULL)
 858                 panic("moea_bootstrap: no space to copy translations");
 859         bzero(translations, sz);
 860         if (OF_getprop(mmu, "translations", translations, sz) == -1)
 861                 panic("moea_bootstrap: can't get ofw translations");
 862         CTR0(KTR_PMAP, "moea_bootstrap: translations");
 863         sz /= sizeof(*translations);
 864         qsort(translations, sz, sizeof (*translations), om_cmp);
 865         for (i = 0, ofw_mappings = 0; i < sz; i++) {
 866                 CTR3(KTR_PMAP, "translation: pa=%#x va=%#x len=%#x",
 867                     translations[i].om_pa, translations[i].om_va,
 868                     translations[i].om_len);
 869
 870                 /*
 871                  * If the mapping is 1:1, let the RAM and device on-demand
 872                  * BAT tables take care of the translation.
 873                  */
 874                 if (translations[i].om_va == translations[i].om_pa)
 875                         continue;
 876
 877                 /* Enter the pages */
 878                 for (off = 0; off < translations[i].om_len; off += PAGE_SIZE) {
 879                         struct  vm_page m;
 880
 881                         m.phys_addr = translations[i].om_pa + off;
 882                         PMAP_LOCK(&ofw_pmap);
 883                         moea_enter_locked(&ofw_pmap,
 884                                    translations[i].om_va + off, &m,
 885                                    VM_PROT_ALL, 1);
 886                         PMAP_UNLOCK(&ofw_pmap);
 887                         ofw_mappings++;
 888                 }
 889         }
 890
 891         /*
 892          * Calculate the last available physical address.
 893          */
 894         for (i = 0; phys_avail[i + 2] != 0; i += 2)
 895                 ;
 896         Maxmem = powerpc_btop(phys_avail[i + 1]);
 897
 898         /*
 899          * Initialize the kernel pmap (which is statically allocated).
 900          */
 901         PMAP_LOCK_INIT(kernel_pmap);
 902         for (i = 0; i < 16; i++) {
 903                 kernel_pmap->pm_sr[i] = EMPTY_SEGMENT;
 904         }
 905         kernel_pmap->pm_sr[KERNEL_SR] = KERNEL_SEGMENT;
 906         kernel_pmap->pm_sr[KERNEL2_SR] = KERNEL2_SEGMENT;
 907         kernel_pmap->pm_active = ~0;
 908
 909         moea_cpu_bootstrap(mmup,0);
 910
 911         pmap_bootstrapped++;
 912
 913         /*
 914          * Set the start and end of kva.
 915          */
 916         virtual_avail = VM_MIN_KERNEL_ADDRESS;
 917         virtual_end = VM_MAX_SAFE_KERNEL_ADDRESS;
 918
 919         /*
 920          * Allocate a kernel stack with a guard page for thread0 and map it
 921          * into the kernel page map.
 922          */
 923         pa = moea_bootstrap_alloc(KSTACK_PAGES * PAGE_SIZE, PAGE_SIZE);
 924         va = virtual_avail + KSTACK_GUARD_PAGES * PAGE_SIZE;
 925         virtual_avail = va + KSTACK_PAGES * PAGE_SIZE;
 926         CTR2(KTR_PMAP, "moea_bootstrap: kstack0 at %#x (%#x)", pa, va);
 927         thread0.td_kstack = va;
 928         thread0.td_kstack_pages = KSTACK_PAGES;
 929         for (i = 0; i < KSTACK_PAGES; i++) {
 930                 moea_kenter(mmup, va, pa);
 931                 pa += PAGE_SIZE;
 932                 va += PAGE_SIZE;
 933         }
 934
 935         /*
 936          * Allocate virtual address space for the message buffer.
 937          */
 938         pa = msgbuf_phys = moea_bootstrap_alloc(MSGBUF_SIZE, PAGE_SIZE);
 939         msgbufp = (struct msgbuf *)virtual_avail;
 940         va = virtual_avail;
 941         virtual_avail += round_page(MSGBUF_SIZE);
 942         while (va < virtual_avail) {
 943                 moea_kenter(mmup, va, pa);
 944                 pa += PAGE_SIZE;
 945                 va += PAGE_SIZE;
 946         }
 947
 948         /*
 949          * Allocate virtual address space for the dynamic percpu area.
 950          */
 951         pa = moea_bootstrap_alloc(DPCPU_SIZE, PAGE_SIZE);
 952         dpcpu = (void *)virtual_avail;
 953         va = virtual_avail;
 954         virtual_avail += DPCPU_SIZE;
 955         while (va < virtual_avail) {
 956                 moea_kenter(mmup, va, pa);
 957                 pa += PAGE_SIZE;
 958                 va += PAGE_SIZE;
 959         }
 960         dpcpu_init(dpcpu, 0);
 961 }
 962
 963 /*
 964  * Activate a user pmap.  The pmap must be activated before it's address
 965  * space can be accessed in any way.
 966  */
 967 void
 968 moea_activate(mmu_t mmu, struct thread *td)
 969 {
 970         pmap_t  pm, pmr;
 971
 972         /*
 973          * Load all the data we need up front to encourage the compiler to
 974          * not issue any loads while we have interrupts disabled below.
 975          */
 976         pm = &td->td_proc->p_vmspace->vm_pmap;
 977         pmr = pm->pmap_phys;
 978
 979         pm->pm_active |= PCPU_GET(cpumask);
 980         PCPU_SET(curpmap, pmr);
 981 }
 982
 983 void
 984 moea_deactivate(mmu_t mmu, struct thread *td)
 985 {
 986         pmap_t  pm;
 987
 988         pm = &td->td_proc->p_vmspace->vm_pmap;
 989         pm->pm_active &= ~PCPU_GET(cpumask);
 990         PCPU_SET(curpmap, NULL);
 991 }
 992
 993 void
 994 moea_change_wiring(mmu_t mmu, pmap_t pm, vm_offset_t va, boolean_t wired)
 995 {
 996         struct  pvo_entry *pvo;
 997
 998         PMAP_LOCK(pm);
 999         pvo = moea_pvo_find_va(pm, va & ~ADDR_POFF, NULL);
1000
1001         if (pvo != NULL) {
1002                 if (wired) {
1003                         if ((pvo->pvo_vaddr & PVO_WIRED) == 0)
1004                                 pm->pm_stats.wired_count++;
1005                         pvo->pvo_vaddr |= PVO_WIRED;
1006                 } else {
1007                         if ((pvo->pvo_vaddr & PVO_WIRED) != 0)
1008                                 pm->pm_stats.wired_count--;
1009                         pvo->pvo_vaddr &= ~PVO_WIRED;
1010                 }
1011         }
1012         PMAP_UNLOCK(pm);
1013 }
1014
1015 void
1016 moea_copy_page(mmu_t mmu, vm_page_t msrc, vm_page_t mdst)
1017 {
1018         vm_offset_t     dst;
1019         vm_offset_t     src;
1020
1021         dst = VM_PAGE_TO_PHYS(mdst);
1022         src = VM_PAGE_TO_PHYS(msrc);
1023
1024         kcopy((void *)src, (void *)dst, PAGE_SIZE);
1025 }
1026
1027 /*
1028  * Zero a page of physical memory by temporarily mapping it into the tlb.
1029  */
1030 void
1031 moea_zero_page(mmu_t mmu, vm_page_t m)
1032 {
1033         vm_offset_t pa = VM_PAGE_TO_PHYS(m);
1034         void *va = (void *)pa;
1035
1036         bzero(va, PAGE_SIZE);
1037 }
1038
1039 void
1040 moea_zero_page_area(mmu_t mmu, vm_page_t m, int off, int size)
1041 {
1042         vm_offset_t pa = VM_PAGE_TO_PHYS(m);
1043         void *va = (void *)(pa + off);
1044
1045         bzero(va, size);
1046 }
1047
1048 void
1049 moea_zero_page_idle(mmu_t mmu, vm_page_t m)
1050 {
1051         vm_offset_t pa = VM_PAGE_TO_PHYS(m);
1052         void *va = (void *)pa;
1053
1054         bzero(va, PAGE_SIZE);
1055 }
1056
1057 /*
1058  * Map the given physical page at the specified virtual address in the
1059  * target pmap with the protection requested.  If specified the page
1060  * will be wired down.
1061  */
1062 void
1063 moea_enter(mmu_t mmu, pmap_t pmap, vm_offset_t va, vm_page_t m, vm_prot_t prot,
1064            boolean_t wired)
1065 {
1066
1067         vm_page_lock_queues();
1068         PMAP_LOCK(pmap);
1069         moea_enter_locked(pmap, va, m, prot, wired);
1070         vm_page_unlock_queues();
1071         PMAP_UNLOCK(pmap);
1072 }
1073
1074 /*
1075  * Map the given physical page at the specified virtual address in the
1076  * target pmap with the protection requested.  If specified the page
1077  * will be wired down.
1078  *
1079  * The page queues and pmap must be locked.
1080  */
1081 static void
1082 moea_enter_locked(pmap_t pmap, vm_offset_t va, vm_page_t m, vm_prot_t prot,
1083     boolean_t wired)
1084 {
1085         struct          pvo_head *pvo_head;
1086         uma_zone_t      zone;
1087         vm_page_t       pg;
1088         u_int           pte_lo, pvo_flags, was_exec, i;
1089         int             error;
1090
1091         if (!moea_initialized) {
1092                 pvo_head = &moea_pvo_kunmanaged;
1093                 zone = moea_upvo_zone;
1094                 pvo_flags = 0;
1095                 pg = NULL;
1096                 was_exec = PTE_EXEC;
1097         } else {
1098                 pvo_head = vm_page_to_pvoh(m);
1099                 pg = m;
1100                 zone = moea_mpvo_zone;
1101                 pvo_flags = PVO_MANAGED;
1102                 was_exec = 0;
1103         }
1104         if (pmap_bootstrapped)
1105                 mtx_assert(&vm_page_queue_mtx, MA_OWNED);
1106         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1107
1108         /* XXX change the pvo head for fake pages */
1109         if ((m->flags & PG_FICTITIOUS) == PG_FICTITIOUS) {
1110                 pvo_flags &= ~PVO_MANAGED;
1111                 pvo_head = &moea_pvo_kunmanaged;
1112                 zone = moea_upvo_zone;
1113         }
1114
1115         /*
1116          * If this is a managed page, and it's the first reference to the page,
1117          * clear the execness of the page.  Otherwise fetch the execness.
1118          */
1119         if ((pg != NULL) && ((m->flags & PG_FICTITIOUS) == 0)) {
1120                 if (LIST_EMPTY(pvo_head)) {
1121                         moea_attr_clear(pg, PTE_EXEC);
1122                 } else {
1123                         was_exec = moea_attr_fetch(pg) & PTE_EXEC;
1124                 }
1125         }
1126
1127         /*
1128          * Assume the page is cache inhibited and access is guarded unless
1129          * it's in our available memory array.
1130          */
1131         pte_lo = PTE_I | PTE_G;
1132         for (i = 0; i < pregions_sz; i++) {
1133                 if ((VM_PAGE_TO_PHYS(m) >= pregions[i].mr_start) &&
1134                     (VM_PAGE_TO_PHYS(m) <
1135                         (pregions[i].mr_start + pregions[i].mr_size))) {
1136                         pte_lo = PTE_M;
1137                         break;
1138                 }
1139         }
1140
1141         if (prot & VM_PROT_WRITE) {
1142                 pte_lo |= PTE_BW;
1143                 if (pmap_bootstrapped)
1144                         vm_page_flag_set(m, PG_WRITEABLE);
1145         } else
1146                 pte_lo |= PTE_BR;
1147
1148         if (prot & VM_PROT_EXECUTE)
1149                 pvo_flags |= PVO_EXECUTABLE;
1150
1151         if (wired)
1152                 pvo_flags |= PVO_WIRED;
1153
1154         if ((m->flags & PG_FICTITIOUS) != 0)
1155                 pvo_flags |= PVO_FAKE;
1156
1157         error = moea_pvo_enter(pmap, zone, pvo_head, va, VM_PAGE_TO_PHYS(m),
1158             pte_lo, pvo_flags);
1159
1160         /*
1161          * Flush the real page from the instruction cache if this page is
1162          * mapped executable and cacheable and was not previously mapped (or
1163          * was not mapped executable).
1164          */
1165         if (error == 0 && (pvo_flags & PVO_EXECUTABLE) &&
1166             (pte_lo & PTE_I) == 0 && was_exec == 0) {
1167                 /*
1168                  * Flush the real memory from the cache.
1169                  */
1170                 moea_syncicache(VM_PAGE_TO_PHYS(m), PAGE_SIZE);
1171                 if (pg != NULL)
1172                         moea_attr_save(pg, PTE_EXEC);
1173         }
1174
1175         /* XXX syncicache always until problems are sorted */
1176         moea_syncicache(VM_PAGE_TO_PHYS(m), PAGE_SIZE);
1177 }
1178
1179 /*
1180  * Maps a sequence of resident pages belonging to the same object.
1181  * The sequence begins with the given page m_start.  This page is
1182  * mapped at the given virtual address start.  Each subsequent page is
1183  * mapped at a virtual address that is offset from start by the same
1184  * amount as the page is offset from m_start within the object.  The
1185  * last page in the sequence is the page with the largest offset from
1186  * m_start that can be mapped at a virtual address less than the given
1187  * virtual address end.  Not every virtual page between start and end
1188  * is mapped; only those for which a resident page exists with the
1189  * corresponding offset from m_start are mapped.
1190  */
1191 void
1192 moea_enter_object(mmu_t mmu, pmap_t pm, vm_offset_t start, vm_offset_t end,
1193     vm_page_t m_start, vm_prot_t prot)
1194 {
1195         vm_page_t m;
1196         vm_pindex_t diff, psize;
1197
1198         psize = atop(end - start);
1199         m = m_start;
1200         PMAP_LOCK(pm);
1201         while (m != NULL && (diff = m->pindex - m_start->pindex) < psize) {
1202                 moea_enter_locked(pm, start + ptoa(diff), m, prot &
1203                     (VM_PROT_READ | VM_PROT_EXECUTE), FALSE);
1204                 m = TAILQ_NEXT(m, listq);
1205         }
1206         PMAP_UNLOCK(pm);
1207 }
1208
1209 void
1210 moea_enter_quick(mmu_t mmu, pmap_t pm, vm_offset_t va, vm_page_t m,
1211     vm_prot_t prot)
1212 {
1213
1214         PMAP_LOCK(pm);
1215         moea_enter_locked(pm, va, m, prot & (VM_PROT_READ | VM_PROT_EXECUTE),
1216             FALSE);
1217         PMAP_UNLOCK(pm);
1218
1219 }
1220
1221 vm_paddr_t
1222 moea_extract(mmu_t mmu, pmap_t pm, vm_offset_t va)
1223 {
1224         struct  pvo_entry *pvo;
1225         vm_paddr_t pa;
1226
1227         PMAP_LOCK(pm);
1228         pvo = moea_pvo_find_va(pm, va & ~ADDR_POFF, NULL);
1229         if (pvo == NULL)
1230                 pa = 0;
1231         else
1232                 pa = (pvo->pvo_pte.pte.pte_lo & PTE_RPGN) | (va & ADDR_POFF);
1233         PMAP_UNLOCK(pm);
1234         return (pa);
1235 }
1236
1237 /*
1238  * Atomically extract and hold the physical page with the given
1239  * pmap and virtual address pair if that mapping permits the given
1240  * protection.
1241  */
1242 vm_page_t
1243 moea_extract_and_hold(mmu_t mmu, pmap_t pmap, vm_offset_t va, vm_prot_t prot)
1244 {
1245         struct  pvo_entry *pvo;
1246         vm_page_t m;
1247
1248         m = NULL;
1249         vm_page_lock_queues();
1250         PMAP_LOCK(pmap);
1251         pvo = moea_pvo_find_va(pmap, va & ~ADDR_POFF, NULL);
1252         if (pvo != NULL && (pvo->pvo_pte.pte.pte_hi & PTE_VALID) &&
1253             ((pvo->pvo_pte.pte.pte_lo & PTE_PP) == PTE_RW ||
1254              (prot & VM_PROT_WRITE) == 0)) {
1255                 m = PHYS_TO_VM_PAGE(pvo->pvo_pte.pte.pte_lo & PTE_RPGN);
1256                 vm_page_hold(m);
1257         }
1258         vm_page_unlock_queues();
1259         PMAP_UNLOCK(pmap);
1260         return (m);
1261 }
1262
1263 void
1264 moea_init(mmu_t mmu)
1265 {
1266
1267         moea_upvo_zone = uma_zcreate("UPVO entry", sizeof (struct pvo_entry),
1268             NULL, NULL, NULL, NULL, UMA_ALIGN_PTR,
1269             UMA_ZONE_VM | UMA_ZONE_NOFREE);
1270         moea_mpvo_zone = uma_zcreate("MPVO entry", sizeof(struct pvo_entry),
1271             NULL, NULL, NULL, NULL, UMA_ALIGN_PTR,
1272             UMA_ZONE_VM | UMA_ZONE_NOFREE);
1273         moea_initialized = TRUE;
1274 }
1275
1276 boolean_t
1277 moea_is_modified(mmu_t mmu, vm_page_t m)
1278 {
1279
1280         if ((m->flags & (PG_FICTITIOUS |PG_UNMANAGED)) != 0)
1281                 return (FALSE);
1282
1283         return (moea_query_bit(m, PTE_CHG));
1284 }
1285
1286 void
1287 moea_clear_reference(mmu_t mmu, vm_page_t m)
1288 {
1289
1290         if ((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) != 0)
1291                 return;
1292         moea_clear_bit(m, PTE_REF, NULL);
1293 }
1294
1295 void
1296 moea_clear_modify(mmu_t mmu, vm_page_t m)
1297 {
1298
1299         if ((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) != 0)
1300                 return;
1301         moea_clear_bit(m, PTE_CHG, NULL);
1302 }
1303
1304 /*
1305  * Clear the write and modified bits in each of the given page's mappings.
1306  */
1307 void
1308 moea_remove_write(mmu_t mmu, vm_page_t m)
1309 {
1310         struct  pvo_entry *pvo;
1311         struct  pte *pt;
1312         pmap_t  pmap;
1313         u_int   lo;
1314
1315         mtx_assert(&vm_page_queue_mtx, MA_OWNED);
1316         if ((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) != 0 ||
1317             (m->flags & PG_WRITEABLE) == 0)
1318                 return;
1319         lo = moea_attr_fetch(m);
1320         powerpc_sync();
1321         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink) {
1322                 pmap = pvo->pvo_pmap;
1323                 PMAP_LOCK(pmap);
1324                 if ((pvo->pvo_pte.pte.pte_lo & PTE_PP) != PTE_BR) {
1325                         pt = moea_pvo_to_pte(pvo, -1);
1326                         pvo->pvo_pte.pte.pte_lo &= ~PTE_PP;
1327                         pvo->pvo_pte.pte.pte_lo |= PTE_BR;
1328                         if (pt != NULL) {
1329                                 moea_pte_synch(pt, &pvo->pvo_pte.pte);
1330                                 lo |= pvo->pvo_pte.pte.pte_lo;
1331                                 pvo->pvo_pte.pte.pte_lo &= ~PTE_CHG;
1332                                 moea_pte_change(pt, &pvo->pvo_pte.pte,
1333                                     pvo->pvo_vaddr);
1334                                 mtx_unlock(&moea_table_mutex);
1335                         }
1336                 }
1337                 PMAP_UNLOCK(pmap);
1338         }
1339         if ((lo & PTE_CHG) != 0) {
1340                 moea_attr_clear(m, PTE_CHG);
1341                 vm_page_dirty(m);
1342         }
1343         vm_page_flag_clear(m, PG_WRITEABLE);
1344 }
1345
1346 /*
1347  *      moea_ts_referenced:
1348  *
1349  *      Return a count of reference bits for a page, clearing those bits.
1350  *      It is not necessary for every reference bit to be cleared, but it
1351  *      is necessary that 0 only be returned when there are truly no
1352  *      reference bits set.
1353  *
1354  *      XXX: The exact number of bits to check and clear is a matter that
1355  *      should be tested and standardized at some point in the future for
1356  *      optimal aging of shared pages.
1357  */
1358 boolean_t
1359 moea_ts_referenced(mmu_t mmu, vm_page_t m)
1360 {
1361         int count;
1362
1363         if ((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) != 0)
1364                 return (0);
1365
1366         count = moea_clear_bit(m, PTE_REF, NULL);
1367
1368         return (count);
1369 }
1370
1371 /*
1372  * Map a wired page into kernel virtual address space.
1373  */
1374 void
1375 moea_kenter(mmu_t mmu, vm_offset_t va, vm_offset_t pa)
1376 {
1377         u_int           pte_lo;
1378         int             error;
1379         int             i;
1380
1381 #if 0
1382         if (va < VM_MIN_KERNEL_ADDRESS)
1383                 panic("moea_kenter: attempt to enter non-kernel address %#x",
1384                     va);
1385 #endif
1386
1387         pte_lo = PTE_I | PTE_G;
1388         for (i = 0; i < pregions_sz; i++) {
1389                 if ((pa >= pregions[i].mr_start) &&
1390                     (pa < (pregions[i].mr_start + pregions[i].mr_size))) {
1391                         pte_lo = PTE_M;
1392                         break;
1393                 }
1394         }
1395
1396         PMAP_LOCK(kernel_pmap);
1397         error = moea_pvo_enter(kernel_pmap, moea_upvo_zone,
1398             &moea_pvo_kunmanaged, va, pa, pte_lo, PVO_WIRED);
1399
1400         if (error != 0 && error != ENOENT)
1401                 panic("moea_kenter: failed to enter va %#x pa %#x: %d", va,
1402                     pa, error);
1403
1404         /*
1405          * Flush the real memory from the instruction cache.
1406          */
1407         if ((pte_lo & (PTE_I | PTE_G)) == 0) {
1408                 moea_syncicache(pa, PAGE_SIZE);
1409         }
1410         PMAP_UNLOCK(kernel_pmap);
1411 }
1412
1413 /*
1414  * Extract the physical page address associated with the given kernel virtual
1415  * address.
1416  */
1417 vm_offset_t
1418 moea_kextract(mmu_t mmu, vm_offset_t va)
1419 {
1420         struct          pvo_entry *pvo;
1421         vm_paddr_t pa;
1422
1423         /*
1424          * Allow direct mappings on 32-bit OEA
1425          */
1426         if (va < VM_MIN_KERNEL_ADDRESS) {
1427                 return (va);
1428         }
1429
1430         PMAP_LOCK(kernel_pmap);
1431         pvo = moea_pvo_find_va(kernel_pmap, va & ~ADDR_POFF, NULL);
1432         KASSERT(pvo != NULL, ("moea_kextract: no addr found"));
1433         pa = (pvo->pvo_pte.pte.pte_lo & PTE_RPGN) | (va & ADDR_POFF);
1434         PMAP_UNLOCK(kernel_pmap);
1435         return (pa);
1436 }
1437
1438 /*
1439  * Remove a wired page from kernel virtual address space.
1440  */
1441 void
1442 moea_kremove(mmu_t mmu, vm_offset_t va)
1443 {
1444
1445         moea_remove(mmu, kernel_pmap, va, va + PAGE_SIZE);
1446 }
1447
1448 /*
1449  * Map a range of physical addresses into kernel virtual address space.
1450  *
1451  * The value passed in *virt is a suggested virtual address for the mapping.
1452  * Architectures which can support a direct-mapped physical to virtual region
1453  * can return the appropriate address within that region, leaving '*virt'
1454  * unchanged.  We cannot and therefore do not; *virt is updated with the
1455  * first usable address after the mapped region.
1456  */
1457 vm_offset_t
1458 moea_map(mmu_t mmu, vm_offset_t *virt, vm_offset_t pa_start,
1459     vm_offset_t pa_end, int prot)
1460 {
1461         vm_offset_t     sva, va;
1462
1463         sva = *virt;
1464         va = sva;
1465         for (; pa_start < pa_end; pa_start += PAGE_SIZE, va += PAGE_SIZE)
1466                 moea_kenter(mmu, va, pa_start);
1467         *virt = va;
1468         return (sva);
1469 }
1470
1471 /*
1472  * Returns true if the pmap's pv is one of the first
1473  * 16 pvs linked to from this page.  This count may
1474  * be changed upwards or downwards in the future; it
1475  * is only necessary that true be returned for a small
1476  * subset of pmaps for proper page aging.
1477  */
1478 boolean_t
1479 moea_page_exists_quick(mmu_t mmu, pmap_t pmap, vm_page_t m)
1480 {
1481         int loops;
1482         struct pvo_entry *pvo;
1483
1484         if (!moea_initialized || (m->flags & PG_FICTITIOUS))
1485                 return FALSE;
1486
1487         loops = 0;
1488         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink) {
1489                 if (pvo->pvo_pmap == pmap)
1490                         return (TRUE);
1491                 if (++loops >= 16)
1492                         break;
1493         }
1494
1495         return (FALSE);
1496 }
1497
1498 /*
1499  * Return the number of managed mappings to the given physical page
1500  * that are wired.
1501  */
1502 int
1503 moea_page_wired_mappings(mmu_t mmu, vm_page_t m)
1504 {
1505         struct pvo_entry *pvo;
1506         int count;
1507
1508         count = 0;
1509         if (!moea_initialized || (m->flags & PG_FICTITIOUS) != 0)
1510                 return (count);
1511         mtx_assert(&vm_page_queue_mtx, MA_OWNED);
1512         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink)
1513                 if ((pvo->pvo_vaddr & PVO_WIRED) != 0)
1514                         count++;
1515         return (count);
1516 }
1517
1518 static u_int    moea_vsidcontext;
1519
1520 void
1521 moea_pinit(mmu_t mmu, pmap_t pmap)
1522 {
1523         int     i, mask;
1524         u_int   entropy;
1525
1526         KASSERT((int)pmap < VM_MIN_KERNEL_ADDRESS, ("moea_pinit: virt pmap"));
1527         PMAP_LOCK_INIT(pmap);
1528
1529         entropy = 0;
1530         __asm __volatile("mftb %0" : "=r"(entropy));
1531
1532         if ((pmap->pmap_phys = (pmap_t)moea_kextract(mmu, (vm_offset_t)pmap))
1533             == NULL) {
1534                 pmap->pmap_phys = pmap;
1535         }
1536
1537
1538         /*
1539          * Allocate some segment registers for this pmap.
1540          */
1541         for (i = 0; i < NPMAPS; i += VSID_NBPW) {
1542                 u_int   hash, n;
1543
1544                 /*
1545                  * Create a new value by mutiplying by a prime and adding in
1546                  * entropy from the timebase register.  This is to make the
1547                  * VSID more random so that the PT hash function collides
1548                  * less often.  (Note that the prime casues gcc to do shifts
1549                  * instead of a multiply.)
1550                  */
1551                 moea_vsidcontext = (moea_vsidcontext * 0x1105) + entropy;
1552                 hash = moea_vsidcontext & (NPMAPS - 1);
1553                 if (hash == 0)          /* 0 is special, avoid it */
1554                         continue;
1555                 n = hash >> 5;
1556                 mask = 1 << (hash & (VSID_NBPW - 1));
1557                 hash = (moea_vsidcontext & 0xfffff);
1558                 if (moea_vsid_bitmap[n] & mask) {       /* collision? */
1559                         /* anything free in this bucket? */
1560                         if (moea_vsid_bitmap[n] == 0xffffffff) {
1561                                 entropy = (moea_vsidcontext >> 20);
1562                                 continue;
1563                         }
1564                         i = ffs(~moea_vsid_bitmap[i]) - 1;
1565                         mask = 1 << i;
1566                         hash &= 0xfffff & ~(VSID_NBPW - 1);
1567                         hash |= i;
1568                 }
1569                 moea_vsid_bitmap[n] |= mask;
1570                 for (i = 0; i < 16; i++)
1571                         pmap->pm_sr[i] = VSID_MAKE(i, hash);
1572                 return;
1573         }
1574
1575         panic("moea_pinit: out of segments");
1576 }
1577
1578 /*
1579  * Initialize the pmap associated with process 0.
1580  */
1581 void
1582 moea_pinit0(mmu_t mmu, pmap_t pm)
1583 {
1584
1585         moea_pinit(mmu, pm);
1586         bzero(&pm->pm_stats, sizeof(pm->pm_stats));
1587 }
1588
1589 /*
1590  * Set the physical protection on the specified range of this map as requested.
1591  */
1592 void
1593 moea_protect(mmu_t mmu, pmap_t pm, vm_offset_t sva, vm_offset_t eva,
1594     vm_prot_t prot)
1595 {
1596         struct  pvo_entry *pvo;
1597         struct  pte *pt;
1598         int     pteidx;
1599
1600         KASSERT(pm == &curproc->p_vmspace->vm_pmap || pm == kernel_pmap,
1601             ("moea_protect: non current pmap"));
1602
1603         if ((prot & VM_PROT_READ) == VM_PROT_NONE) {
1604                 moea_remove(mmu, pm, sva, eva);
1605                 return;
1606         }
1607
1608         vm_page_lock_queues();
1609         PMAP_LOCK(pm);
1610         for (; sva < eva; sva += PAGE_SIZE) {
1611                 pvo = moea_pvo_find_va(pm, sva, &pteidx);
1612                 if (pvo == NULL)
1613                         continue;
1614
1615                 if ((prot & VM_PROT_EXECUTE) == 0)
1616                         pvo->pvo_vaddr &= ~PVO_EXECUTABLE;
1617
1618                 /*
1619                  * Grab the PTE pointer before we diddle with the cached PTE
1620                  * copy.
1621                  */
1622                 pt = moea_pvo_to_pte(pvo, pteidx);
1623                 /*
1624                  * Change the protection of the page.
1625                  */
1626                 pvo->pvo_pte.pte.pte_lo &= ~PTE_PP;
1627                 pvo->pvo_pte.pte.pte_lo |= PTE_BR;
1628
1629                 /*
1630                  * If the PVO is in the page table, update that pte as well.
1631                  */
1632                 if (pt != NULL) {
1633                         moea_pte_change(pt, &pvo->pvo_pte.pte, pvo->pvo_vaddr);
1634                         mtx_unlock(&moea_table_mutex);
1635                 }
1636         }
1637         vm_page_unlock_queues();
1638         PMAP_UNLOCK(pm);
1639 }
1640
1641 /*
1642  * Map a list of wired pages into kernel virtual address space.  This is
1643  * intended for temporary mappings which do not need page modification or
1644  * references recorded.  Existing mappings in the region are overwritten.
1645  */
1646 void
1647 moea_qenter(mmu_t mmu, vm_offset_t sva, vm_page_t *m, int count)
1648 {
1649         vm_offset_t va;
1650
1651         va = sva;
1652         while (count-- > 0) {
1653                 moea_kenter(mmu, va, VM_PAGE_TO_PHYS(*m));
1654                 va += PAGE_SIZE;
1655                 m++;
1656         }
1657 }
1658
1659 /*
1660  * Remove page mappings from kernel virtual address space.  Intended for
1661  * temporary mappings entered by moea_qenter.
1662  */
1663 void
1664 moea_qremove(mmu_t mmu, vm_offset_t sva, int count)
1665 {
1666         vm_offset_t va;
1667
1668         va = sva;
1669         while (count-- > 0) {
1670                 moea_kremove(mmu, va);
1671                 va += PAGE_SIZE;
1672         }
1673 }
1674
1675 void
1676 moea_release(mmu_t mmu, pmap_t pmap)
1677 {
1678         int idx, mask;
1679
1680         /*
1681          * Free segment register's VSID
1682          */
1683         if (pmap->pm_sr[0] == 0)
1684                 panic("moea_release");
1685
1686         idx = VSID_TO_HASH(pmap->pm_sr[0]) & (NPMAPS-1);
1687         mask = 1 << (idx % VSID_NBPW);
1688         idx /= VSID_NBPW;
1689         moea_vsid_bitmap[idx] &= ~mask;
1690         PMAP_LOCK_DESTROY(pmap);
1691 }
1692
1693 /*
1694  * Remove the given range of addresses from the specified map.
1695  */
1696 void
1697 moea_remove(mmu_t mmu, pmap_t pm, vm_offset_t sva, vm_offset_t eva)
1698 {
1699         struct  pvo_entry *pvo;
1700         int     pteidx;
1701
1702         vm_page_lock_queues();
1703         PMAP_LOCK(pm);
1704         for (; sva < eva; sva += PAGE_SIZE) {
1705                 pvo = moea_pvo_find_va(pm, sva, &pteidx);
1706                 if (pvo != NULL) {
1707                         moea_pvo_remove(pvo, pteidx);
1708                 }
1709         }
1710         PMAP_UNLOCK(pm);
1711         vm_page_unlock_queues();
1712 }
1713
1714 /*
1715  * Remove physical page from all pmaps in which it resides. moea_pvo_remove()
1716  * will reflect changes in pte's back to the vm_page.
1717  */
1718 void
1719 moea_remove_all(mmu_t mmu, vm_page_t m)
1720 {
1721         struct  pvo_head *pvo_head;
1722         struct  pvo_entry *pvo, *next_pvo;
1723         pmap_t  pmap;
1724
1725         mtx_assert(&vm_page_queue_mtx, MA_OWNED);
1726
1727         pvo_head = vm_page_to_pvoh(m);
1728         for (pvo = LIST_FIRST(pvo_head); pvo != NULL; pvo = next_pvo) {
1729                 next_pvo = LIST_NEXT(pvo, pvo_vlink);
1730
1731                 MOEA_PVO_CHECK(pvo);    /* sanity check */
1732                 pmap = pvo->pvo_pmap;
1733                 PMAP_LOCK(pmap);
1734                 moea_pvo_remove(pvo, -1);
1735                 PMAP_UNLOCK(pmap);
1736         }
1737         if ((m->flags & PG_WRITEABLE) && moea_is_modified(mmu, m)) {
1738                 moea_attr_clear(m, LPTE_CHG);
1739                 vm_page_dirty(m);
1740         }
1741         vm_page_flag_clear(m, PG_WRITEABLE);
1742 }
1743
1744 /*
1745  * Allocate a physical page of memory directly from the phys_avail map.
1746  * Can only be called from moea_bootstrap before avail start and end are
1747  * calculated.
1748  */
1749 static vm_offset_t
1750 moea_bootstrap_alloc(vm_size_t size, u_int align)
1751 {
1752         vm_offset_t     s, e;
1753         int             i, j;
1754
1755         size = round_page(size);
1756         for (i = 0; phys_avail[i + 1] != 0; i += 2) {
1757                 if (align != 0)
1758                         s = (phys_avail[i] + align - 1) & ~(align - 1);
1759                 else
1760                         s = phys_avail[i];
1761                 e = s + size;
1762
1763                 if (s < phys_avail[i] || e > phys_avail[i + 1])
1764                         continue;
1765
1766                 if (s == phys_avail[i]) {
1767                         phys_avail[i] += size;
1768                 } else if (e == phys_avail[i + 1]) {
1769                         phys_avail[i + 1] -= size;
1770                 } else {
1771                         for (j = phys_avail_count * 2; j > i; j -= 2) {
1772                                 phys_avail[j] = phys_avail[j - 2];
1773                                 phys_avail[j + 1] = phys_avail[j - 1];
1774                         }
1775
1776                         phys_avail[i + 3] = phys_avail[i + 1];
1777                         phys_avail[i + 1] = s;
1778                         phys_avail[i + 2] = e;
1779                         phys_avail_count++;
1780                 }
1781
1782                 return (s);
1783         }
1784         panic("moea_bootstrap_alloc: could not allocate memory");
1785 }
1786
1787 static void
1788 moea_syncicache(vm_offset_t pa, vm_size_t len)
1789 {
1790         __syncicache((void *)pa, len);
1791 }
1792
1793 static int
1794 moea_pvo_enter(pmap_t pm, uma_zone_t zone, struct pvo_head *pvo_head,
1795     vm_offset_t va, vm_offset_t pa, u_int pte_lo, int flags)
1796 {
1797         struct  pvo_entry *pvo;
1798         u_int   sr;
1799         int     first;
1800         u_int   ptegidx;
1801         int     i;
1802         int     bootstrap;
1803
1804         moea_pvo_enter_calls++;
1805         first = 0;
1806         bootstrap = 0;
1807
1808         /*
1809          * Compute the PTE Group index.
1810          */
1811         va &= ~ADDR_POFF;
1812         sr = va_to_sr(pm->pm_sr, va);
1813         ptegidx = va_to_pteg(sr, va);
1814
1815         /*
1816          * Remove any existing mapping for this page.  Reuse the pvo entry if
1817          * there is a mapping.
1818          */
1819         mtx_lock(&moea_table_mutex);
1820         LIST_FOREACH(pvo, &moea_pvo_table[ptegidx], pvo_olink) {
1821                 if (pvo->pvo_pmap == pm && PVO_VADDR(pvo) == va) {
1822                         if ((pvo->pvo_pte.pte.pte_lo & PTE_RPGN) == pa &&
1823                             (pvo->pvo_pte.pte.pte_lo & PTE_PP) ==
1824                             (pte_lo & PTE_PP)) {
1825                                 mtx_unlock(&moea_table_mutex);
1826                                 return (0);
1827                         }
1828                         moea_pvo_remove(pvo, -1);
1829                         break;
1830                 }
1831         }
1832
1833         /*
1834          * If we aren't overwriting a mapping, try to allocate.
1835          */
1836         if (moea_initialized) {
1837                 pvo = uma_zalloc(zone, M_NOWAIT);
1838         } else {
1839                 if (moea_bpvo_pool_index >= BPVO_POOL_SIZE) {
1840                         panic("moea_enter: bpvo pool exhausted, %d, %d, %d",
1841                               moea_bpvo_pool_index, BPVO_POOL_SIZE,
1842                               BPVO_POOL_SIZE * sizeof(struct pvo_entry));
1843                 }
1844                 pvo = &moea_bpvo_pool[moea_bpvo_pool_index];
1845                 moea_bpvo_pool_index++;
1846                 bootstrap = 1;
1847         }
1848
1849         if (pvo == NULL) {
1850                 mtx_unlock(&moea_table_mutex);
1851                 return (ENOMEM);
1852         }
1853
1854         moea_pvo_entries++;
1855         pvo->pvo_vaddr = va;
1856         pvo->pvo_pmap = pm;
1857         LIST_INSERT_HEAD(&moea_pvo_table[ptegidx], pvo, pvo_olink);
1858         pvo->pvo_vaddr &= ~ADDR_POFF;
1859         if (flags & VM_PROT_EXECUTE)
1860                 pvo->pvo_vaddr |= PVO_EXECUTABLE;
1861         if (flags & PVO_WIRED)
1862                 pvo->pvo_vaddr |= PVO_WIRED;
1863         if (pvo_head != &moea_pvo_kunmanaged)
1864                 pvo->pvo_vaddr |= PVO_MANAGED;
1865         if (bootstrap)
1866                 pvo->pvo_vaddr |= PVO_BOOTSTRAP;
1867         if (flags & PVO_FAKE)
1868                 pvo->pvo_vaddr |= PVO_FAKE;
1869
1870         moea_pte_create(&pvo->pvo_pte.pte, sr, va, pa | pte_lo);
1871
1872         /*
1873          * Remember if the list was empty and therefore will be the first
1874          * item.
1875          */
1876         if (LIST_FIRST(pvo_head) == NULL)
1877                 first = 1;
1878         LIST_INSERT_HEAD(pvo_head, pvo, pvo_vlink);
1879
1880         if (pvo->pvo_pte.pte.pte_lo & PVO_WIRED)
1881                 pm->pm_stats.wired_count++;
1882         pm->pm_stats.resident_count++;
1883
1884         /*
1885          * We hope this succeeds but it isn't required.
1886          */
1887         i = moea_pte_insert(ptegidx, &pvo->pvo_pte.pte);
1888         if (i >= 0) {
1889                 PVO_PTEGIDX_SET(pvo, i);
1890         } else {
1891                 panic("moea_pvo_enter: overflow");
1892                 moea_pte_overflow++;
1893         }
1894         mtx_unlock(&moea_table_mutex);
1895
1896         return (first ? ENOENT : 0);
1897 }
1898
1899 static void
1900 moea_pvo_remove(struct pvo_entry *pvo, int pteidx)
1901 {
1902         struct  pte *pt;
1903
1904         /*
1905          * If there is an active pte entry, we need to deactivate it (and
1906          * save the ref & cfg bits).
1907          */
1908         pt = moea_pvo_to_pte(pvo, pteidx);
1909         if (pt != NULL) {
1910                 moea_pte_unset(pt, &pvo->pvo_pte.pte, pvo->pvo_vaddr);
1911                 mtx_unlock(&moea_table_mutex);
1912                 PVO_PTEGIDX_CLR(pvo);
1913         } else {
1914                 moea_pte_overflow--;
1915         }
1916
1917         /*
1918          * Update our statistics.
1919          */
1920         pvo->pvo_pmap->pm_stats.resident_count--;
1921         if (pvo->pvo_pte.pte.pte_lo & PVO_WIRED)
1922                 pvo->pvo_pmap->pm_stats.wired_count--;
1923
1924         /*
1925          * Save the REF/CHG bits into their cache if the page is managed.
1926          */
1927         if ((pvo->pvo_vaddr & (PVO_MANAGED|PVO_FAKE)) == PVO_MANAGED) {
1928                 struct  vm_page *pg;
1929
1930                 pg = PHYS_TO_VM_PAGE(pvo->pvo_pte.pte.pte_lo & PTE_RPGN);
1931                 if (pg != NULL) {
1932                         moea_attr_save(pg, pvo->pvo_pte.pte.pte_lo &
1933                             (PTE_REF | PTE_CHG));
1934                 }
1935         }
1936
1937         /*
1938          * Remove this PVO from the PV list.
1939          */
1940         LIST_REMOVE(pvo, pvo_vlink);
1941
1942         /*
1943          * Remove this from the overflow list and return it to the pool
1944          * if we aren't going to reuse it.
1945          */
1946         LIST_REMOVE(pvo, pvo_olink);
1947         if (!(pvo->pvo_vaddr & PVO_BOOTSTRAP))
1948                 uma_zfree(pvo->pvo_vaddr & PVO_MANAGED ? moea_mpvo_zone :
1949                     moea_upvo_zone, pvo);
1950         moea_pvo_entries--;
1951         moea_pvo_remove_calls++;
1952 }
1953
1954 static __inline int
1955 moea_pvo_pte_index(const struct pvo_entry *pvo, int ptegidx)
1956 {
1957         int     pteidx;
1958
1959         /*
1960          * We can find the actual pte entry without searching by grabbing
1961          * the PTEG index from 3 unused bits in pte_lo[11:9] and by
1962          * noticing the HID bit.
1963          */
1964         pteidx = ptegidx * 8 + PVO_PTEGIDX_GET(pvo);
1965         if (pvo->pvo_pte.pte.pte_hi & PTE_HID)
1966                 pteidx ^= moea_pteg_mask * 8;
1967
1968         return (pteidx);
1969 }
1970
1971 static struct pvo_entry *
1972 moea_pvo_find_va(pmap_t pm, vm_offset_t va, int *pteidx_p)
1973 {
1974         struct  pvo_entry *pvo;
1975         int     ptegidx;
1976         u_int   sr;
1977
1978         va &= ~ADDR_POFF;
1979         sr = va_to_sr(pm->pm_sr, va);
1980         ptegidx = va_to_pteg(sr, va);
1981
1982         mtx_lock(&moea_table_mutex);
1983         LIST_FOREACH(pvo, &moea_pvo_table[ptegidx], pvo_olink) {
1984                 if (pvo->pvo_pmap == pm && PVO_VADDR(pvo) == va) {
1985                         if (pteidx_p)
1986                                 *pteidx_p = moea_pvo_pte_index(pvo, ptegidx);
1987                         break;
1988                 }
1989         }
1990         mtx_unlock(&moea_table_mutex);
1991
1992         return (pvo);
1993 }
1994
1995 static struct pte *
1996 moea_pvo_to_pte(const struct pvo_entry *pvo, int pteidx)
1997 {
1998         struct  pte *pt;
1999
2000         /*
2001          * If we haven't been supplied the ptegidx, calculate it.
2002          */
2003         if (pteidx == -1) {
2004                 int     ptegidx;
2005                 u_int   sr;
2006
2007                 sr = va_to_sr(pvo->pvo_pmap->pm_sr, pvo->pvo_vaddr);
2008                 ptegidx = va_to_pteg(sr, pvo->pvo_vaddr);
2009                 pteidx = moea_pvo_pte_index(pvo, ptegidx);
2010         }
2011
2012         pt = &moea_pteg_table[pteidx >> 3].pt[pteidx & 7];
2013         mtx_lock(&moea_table_mutex);
2014
2015         if ((pvo->pvo_pte.pte.pte_hi & PTE_VALID) && !PVO_PTEGIDX_ISSET(pvo)) {
2016                 panic("moea_pvo_to_pte: pvo %p has valid pte in pvo but no "
2017                     "valid pte index", pvo);
2018         }
2019
2020         if ((pvo->pvo_pte.pte.pte_hi & PTE_VALID) == 0 && PVO_PTEGIDX_ISSET(pvo)) {
2021                 panic("moea_pvo_to_pte: pvo %p has valid pte index in pvo "
2022                     "pvo but no valid pte", pvo);
2023         }
2024
2025         if ((pt->pte_hi ^ (pvo->pvo_pte.pte.pte_hi & ~PTE_VALID)) == PTE_VALID) {
2026                 if ((pvo->pvo_pte.pte.pte_hi & PTE_VALID) == 0) {
2027                         panic("moea_pvo_to_pte: pvo %p has valid pte in "
2028                             "moea_pteg_table %p but invalid in pvo", pvo, pt);
2029                 }
2030
2031                 if (((pt->pte_lo ^ pvo->pvo_pte.pte.pte_lo) & ~(PTE_CHG|PTE_REF))
2032                     != 0) {
2033                         panic("moea_pvo_to_pte: pvo %p pte does not match "
2034                             "pte %p in moea_pteg_table", pvo, pt);
2035                 }
2036
2037                 mtx_assert(&moea_table_mutex, MA_OWNED);
2038                 return (pt);
2039         }
2040
2041         if (pvo->pvo_pte.pte.pte_hi & PTE_VALID) {
2042                 panic("moea_pvo_to_pte: pvo %p has invalid pte %p in "
2043                     "moea_pteg_table but valid in pvo", pvo, pt);
2044         }
2045
2046         mtx_unlock(&moea_table_mutex);
2047         return (NULL);
2048 }
2049
2050 /*
2051  * XXX: THIS STUFF SHOULD BE IN pte.c?
2052  */
2053 int
2054 moea_pte_spill(vm_offset_t addr)
2055 {
2056         struct  pvo_entry *source_pvo, *victim_pvo;
2057         struct  pvo_entry *pvo;
2058         int     ptegidx, i, j;
2059         u_int   sr;
2060         struct  pteg *pteg;
2061         struct  pte *pt;
2062
2063         moea_pte_spills++;
2064
2065         sr = mfsrin(addr);
2066         ptegidx = va_to_pteg(sr, addr);
2067
2068         /*
2069          * Have to substitute some entry.  Use the primary hash for this.
2070          * Use low bits of timebase as random generator.
2071          */
2072         pteg = &moea_pteg_table[ptegidx];
2073         mtx_lock(&moea_table_mutex);
2074         __asm __volatile("mftb %0" : "=r"(i));
2075         i &= 7;
2076         pt = &pteg->pt[i];
2077
2078         source_pvo = NULL;
2079         victim_pvo = NULL;
2080         LIST_FOREACH(pvo, &moea_pvo_table[ptegidx], pvo_olink) {
2081                 /*
2082                  * We need to find a pvo entry for this address.
2083                  */
2084                 MOEA_PVO_CHECK(pvo);
2085                 if (source_pvo == NULL &&
2086                     moea_pte_match(&pvo->pvo_pte.pte, sr, addr,
2087                     pvo->pvo_pte.pte.pte_hi & PTE_HID)) {
2088                         /*
2089                          * Now found an entry to be spilled into the pteg.
2090                          * The PTE is now valid, so we know it's active.
2091                          */
2092                         j = moea_pte_insert(ptegidx, &pvo->pvo_pte.pte);
2093
2094                         if (j >= 0) {
2095                                 PVO_PTEGIDX_SET(pvo, j);
2096                                 moea_pte_overflow--;
2097                                 MOEA_PVO_CHECK(pvo);
2098                                 mtx_unlock(&moea_table_mutex);
2099                                 return (1);
2100                         }
2101
2102                         source_pvo = pvo;
2103
2104                         if (victim_pvo != NULL)
2105                                 break;
2106                 }
2107
2108                 /*
2109                  * We also need the pvo entry of the victim we are replacing
2110                  * so save the R & C bits of the PTE.
2111                  */
2112                 if ((pt->pte_hi & PTE_HID) == 0 && victim_pvo == NULL &&
2113                     moea_pte_compare(pt, &pvo->pvo_pte.pte)) {
2114                         victim_pvo = pvo;
2115                         if (source_pvo != NULL)
2116                                 break;
2117                 }
2118         }
2119
2120         if (source_pvo == NULL) {
2121                 mtx_unlock(&moea_table_mutex);
2122                 return (0);
2123         }
2124
2125         if (victim_pvo == NULL) {
2126                 if ((pt->pte_hi & PTE_HID) == 0)
2127                         panic("moea_pte_spill: victim p-pte (%p) has no pvo"
2128                             "entry", pt);
2129
2130                 /*
2131                  * If this is a secondary PTE, we need to search it's primary
2132                  * pvo bucket for the matching PVO.
2133                  */
2134                 LIST_FOREACH(pvo, &moea_pvo_table[ptegidx ^ moea_pteg_mask],
2135                     pvo_olink) {
2136                         MOEA_PVO_CHECK(pvo);
2137                         /*
2138                          * We also need the pvo entry of the victim we are
2139                          * replacing so save the R & C bits of the PTE.
2140                          */
2141                         if (moea_pte_compare(pt, &pvo->pvo_pte.pte)) {
2142                                 victim_pvo = pvo;
2143                                 break;
2144                         }
2145                 }
2146
2147                 if (victim_pvo == NULL)
2148                         panic("moea_pte_spill: victim s-pte (%p) has no pvo"
2149                             "entry", pt);
2150         }
2151
2152         /*
2153          * We are invalidating the TLB entry for the EA we are replacing even
2154          * though it's valid.  If we don't, we lose any ref/chg bit changes
2155          * contained in the TLB entry.
2156          */
2157         source_pvo->pvo_pte.pte.pte_hi &= ~PTE_HID;
2158
2159         moea_pte_unset(pt, &victim_pvo->pvo_pte.pte, victim_pvo->pvo_vaddr);
2160         moea_pte_set(pt, &source_pvo->pvo_pte.pte);
2161
2162         PVO_PTEGIDX_CLR(victim_pvo);
2163         PVO_PTEGIDX_SET(source_pvo, i);
2164         moea_pte_replacements++;
2165
2166         MOEA_PVO_CHECK(victim_pvo);
2167         MOEA_PVO_CHECK(source_pvo);
2168
2169         mtx_unlock(&moea_table_mutex);
2170         return (1);
2171 }
2172
2173 static int
2174 moea_pte_insert(u_int ptegidx, struct pte *pvo_pt)
2175 {
2176         struct  pte *pt;
2177         int     i;
2178
2179         mtx_assert(&moea_table_mutex, MA_OWNED);
2180
2181         /*
2182          * First try primary hash.
2183          */
2184         for (pt = moea_pteg_table[ptegidx].pt, i = 0; i < 8; i++, pt++) {
2185                 if ((pt->pte_hi & PTE_VALID) == 0) {
2186                         pvo_pt->pte_hi &= ~PTE_HID;
2187                         moea_pte_set(pt, pvo_pt);
2188                         return (i);
2189                 }
2190         }
2191
2192         /*
2193          * Now try secondary hash.
2194          */
2195         ptegidx ^= moea_pteg_mask;
2196
2197         for (pt = moea_pteg_table[ptegidx].pt, i = 0; i < 8; i++, pt++) {
2198                 if ((pt->pte_hi & PTE_VALID) == 0) {
2199                         pvo_pt->pte_hi |= PTE_HID;
2200                         moea_pte_set(pt, pvo_pt);
2201                         return (i);
2202                 }
2203         }
2204
2205         panic("moea_pte_insert: overflow");
2206         return (-1);
2207 }
2208
2209 static boolean_t
2210 moea_query_bit(vm_page_t m, int ptebit)
2211 {
2212         struct  pvo_entry *pvo;
2213         struct  pte *pt;
2214
2215         if (moea_attr_fetch(m) & ptebit)
2216                 return (TRUE);
2217
2218         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink) {
2219                 MOEA_PVO_CHECK(pvo);    /* sanity check */
2220
2221                 /*
2222                  * See if we saved the bit off.  If so, cache it and return
2223                  * success.
2224                  */
2225                 if (pvo->pvo_pte.pte.pte_lo & ptebit) {
2226                         moea_attr_save(m, ptebit);
2227                         MOEA_PVO_CHECK(pvo);    /* sanity check */
2228                         return (TRUE);
2229                 }
2230         }
2231
2232         /*
2233          * No luck, now go through the hard part of looking at the PTEs
2234          * themselves.  Sync so that any pending REF/CHG bits are flushed to
2235          * the PTEs.
2236          */
2237         powerpc_sync();
2238         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink) {
2239                 MOEA_PVO_CHECK(pvo);    /* sanity check */
2240
2241                 /*
2242                  * See if this pvo has a valid PTE.  if so, fetch the
2243                  * REF/CHG bits from the valid PTE.  If the appropriate
2244                  * ptebit is set, cache it and return success.
2245                  */
2246                 pt = moea_pvo_to_pte(pvo, -1);
2247                 if (pt != NULL) {
2248                         moea_pte_synch(pt, &pvo->pvo_pte.pte);
2249                         mtx_unlock(&moea_table_mutex);
2250                         if (pvo->pvo_pte.pte.pte_lo & ptebit) {
2251                                 moea_attr_save(m, ptebit);
2252                                 MOEA_PVO_CHECK(pvo);    /* sanity check */
2253                                 return (TRUE);
2254                         }
2255                 }
2256         }
2257
2258         return (FALSE);
2259 }
2260
2261 static u_int
2262 moea_clear_bit(vm_page_t m, int ptebit, int *origbit)
2263 {
2264         u_int   count;
2265         struct  pvo_entry *pvo;
2266         struct  pte *pt;
2267         int     rv;
2268
2269         /*
2270          * Clear the cached value.
2271          */
2272         rv = moea_attr_fetch(m);
2273         moea_attr_clear(m, ptebit);
2274
2275         /*
2276          * Sync so that any pending REF/CHG bits are flushed to the PTEs (so
2277          * we can reset the right ones).  note that since the pvo entries and
2278          * list heads are accessed via BAT0 and are never placed in the page
2279          * table, we don't have to worry about further accesses setting the
2280          * REF/CHG bits.
2281          */
2282         powerpc_sync();
2283
2284         /*
2285          * For each pvo entry, clear the pvo's ptebit.  If this pvo has a
2286          * valid pte clear the ptebit from the valid pte.
2287          */
2288         count = 0;
2289         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink) {
2290                 MOEA_PVO_CHECK(pvo);    /* sanity check */
2291                 pt = moea_pvo_to_pte(pvo, -1);
2292                 if (pt != NULL) {
2293                         moea_pte_synch(pt, &pvo->pvo_pte.pte);
2294                         if (pvo->pvo_pte.pte.pte_lo & ptebit) {
2295                                 count++;
2296                                 moea_pte_clear(pt, PVO_VADDR(pvo), ptebit);
2297                         }
2298                         mtx_unlock(&moea_table_mutex);
2299                 }
2300                 rv |= pvo->pvo_pte.pte.pte_lo;
2301                 pvo->pvo_pte.pte.pte_lo &= ~ptebit;
2302                 MOEA_PVO_CHECK(pvo);    /* sanity check */
2303         }
2304
2305         if (origbit != NULL) {
2306                 *origbit = rv;
2307         }
2308
2309         return (count);
2310 }
2311
2312 /*
2313  * Return true if the physical range is encompassed by the battable[idx]
2314  */
2315 static int
2316 moea_bat_mapped(int idx, vm_offset_t pa, vm_size_t size)
2317 {
2318         u_int prot;
2319         u_int32_t start;
2320         u_int32_t end;
2321         u_int32_t bat_ble;
2322
2323         /*
2324          * Return immediately if not a valid mapping
2325          */
2326         if (!battable[idx].batu & BAT_Vs)
2327                 return (EINVAL);
2328
2329         /*
2330          * The BAT entry must be cache-inhibited, guarded, and r/w
2331          * so it can function as an i/o page
2332          */
2333         prot = battable[idx].batl & (BAT_I|BAT_G|BAT_PP_RW);
2334         if (prot != (BAT_I|BAT_G|BAT_PP_RW))
2335                 return (EPERM);
2336
2337         /*
2338          * The address should be within the BAT range. Assume that the
2339          * start address in the BAT has the correct alignment (thus
2340          * not requiring masking)
2341          */
2342         start = battable[idx].batl & BAT_PBS;
2343         bat_ble = (battable[idx].batu & ~(BAT_EBS)) | 0x03;
2344         end = start | (bat_ble << 15) | 0x7fff;
2345
2346         if ((pa < start) || ((pa + size) > end))
2347                 return (ERANGE);
2348
2349         return (0);
2350 }
2351
2352 boolean_t
2353 moea_dev_direct_mapped(mmu_t mmu, vm_offset_t pa, vm_size_t size)
2354 {
2355         int i;
2356
2357         /*
2358          * This currently does not work for entries that
2359          * overlap 256M BAT segments.
2360          */
2361
2362         for(i = 0; i < 16; i++)
2363                 if (moea_bat_mapped(i, pa, size) == 0)
2364                         return (0);
2365
2366         return (EFAULT);
2367 }
2368
2369 /*
2370  * Map a set of physical memory pages into the kernel virtual
2371  * address space. Return a pointer to where it is mapped. This
2372  * routine is intended to be used for mapping device memory,
2373  * NOT real memory.
2374  */
2375 void *
2376 moea_mapdev(mmu_t mmu, vm_offset_t pa, vm_size_t size)
2377 {
2378         vm_offset_t va, tmpva, ppa, offset;
2379         int i;
2380
2381         ppa = trunc_page(pa);
2382         offset = pa & PAGE_MASK;
2383         size = roundup(offset + size, PAGE_SIZE);
2384
2385         GIANT_REQUIRED;
2386
2387         /*
2388          * If the physical address lies within a valid BAT table entry,
2389          * return the 1:1 mapping. This currently doesn't work
2390          * for regions that overlap 256M BAT segments.
2391          */
2392         for (i = 0; i < 16; i++) {
2393                 if (moea_bat_mapped(i, pa, size) == 0)
2394                         return ((void *) pa);
2395         }
2396
2397         va = kmem_alloc_nofault(kernel_map, size);
2398         if (!va)
2399                 panic("moea_mapdev: Couldn't alloc kernel virtual memory");
2400
2401         for (tmpva = va; size > 0;) {
2402                 moea_kenter(mmu, tmpva, ppa);
2403                 tlbie(tmpva);
2404                 size -= PAGE_SIZE;
2405                 tmpva += PAGE_SIZE;
2406                 ppa += PAGE_SIZE;
2407         }
2408
2409         return ((void *)(va + offset));
2410 }
2411
2412 void
2413 moea_unmapdev(mmu_t mmu, vm_offset_t va, vm_size_t size)
2414 {
2415         vm_offset_t base, offset;
2416
2417         /*
2418          * If this is outside kernel virtual space, then it's a
2419          * battable entry and doesn't require unmapping
2420          */
2421         if ((va >= VM_MIN_KERNEL_ADDRESS) && (va <= virtual_end)) {
2422                 base = trunc_page(va);
2423                 offset = va & PAGE_MASK;
2424                 size = roundup(offset + size, PAGE_SIZE);
2425                 kmem_free(kernel_map, base, size);
2426         }
2427 }
2428
2429 static void
2430 moea_sync_icache(mmu_t mmu, pmap_t pm, vm_offset_t va, vm_size_t sz)
2431 {
2432         struct pvo_entry *pvo;
2433         vm_offset_t lim;
2434         vm_paddr_t pa;
2435         vm_size_t len;
2436
2437         PMAP_LOCK(pm);
2438         while (sz > 0) {
2439                 lim = round_page(va);
2440                 len = MIN(lim - va, sz);
2441                 pvo = moea_pvo_find_va(pm, va & ~ADDR_POFF, NULL);
2442                 if (pvo != NULL) {
2443                         pa = (pvo->pvo_pte.pte.pte_lo & PTE_RPGN) |
2444                             (va & ADDR_POFF);
2445                         moea_syncicache(pa, len);
2446                 }
2447                 va += len;
2448                 sz -= len;
2449         }
2450         PMAP_UNLOCK(pm);
2451 }