contrib/llvm/lib/Target/Hexagon/HexagonInstrInfoV3.td

   1 //=- HexagonInstrInfoV3.td - Target Desc. for Hexagon Target -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the Hexagon V3 instructions in TableGen format.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 def callv3 : SDNode<"HexagonISD::CALLv3", SDT_SPCall,
  15            [SDNPHasChain, SDNPOptInGlue, SDNPOutGlue, SDNPVariadic]>;
  16
  17 def callv3nr : SDNode<"HexagonISD::CALLv3nr", SDT_SPCall,
  18            [SDNPHasChain, SDNPOptInGlue, SDNPOutGlue, SDNPVariadic]>;
  19
  20 //===----------------------------------------------------------------------===//
  21 // J +
  22 //===----------------------------------------------------------------------===//
  23 // Call subroutine.
  24 let isCall = 1, neverHasSideEffects = 1,
  25   Defs = [D0, D1, D2, D3, D4, D5, D6, D7, R28, R31,
  26                 P0, P1, P2, P3, LC0, LC1, SA0, SA1] in {
  27   def CALLv3 : JInst<(outs), (ins calltarget:$dst),
  28              "call $dst", []>, Requires<[HasV3T]>;
  29 }
  30
  31 //===----------------------------------------------------------------------===//
  32 // J -
  33 //===----------------------------------------------------------------------===//
  34
  35
  36 //===----------------------------------------------------------------------===//
  37 // JR +
  38 //===----------------------------------------------------------------------===//
  39 // Call subroutine from register.
  40 let isCall = 1, neverHasSideEffects = 1,
  41   Defs = [D0, D1, D2, D3, D4, D5, D6, D7, R28, R31,
  42                 P0, P1, P2, P3, LC0, LC1, SA0, SA1] in {
  43   def CALLRv3 : JRInst<(outs), (ins IntRegs:$dst),
  44               "callr $dst",
  45               []>, Requires<[HasV3TOnly]>;
  46  }
  47
  48 //===----------------------------------------------------------------------===//
  49 // JR -
  50 //===----------------------------------------------------------------------===//
  51
  52 //===----------------------------------------------------------------------===//
  53 // ALU64/ALU +
  54 //===----------------------------------------------------------------------===//
  55
  56 let AddedComplexity = 200 in
  57 def MAXw_dd : ALU64_rr<(outs DoubleRegs:$dst), (ins DoubleRegs:$src1,
  58                                                     DoubleRegs:$src2),
  59               "$dst = max($src2, $src1)",
  60               [(set (i64 DoubleRegs:$dst),
  61                     (i64 (select (i1 (setlt (i64 DoubleRegs:$src2),
  62                                             (i64 DoubleRegs:$src1))),
  63                                  (i64 DoubleRegs:$src1),
  64                                  (i64 DoubleRegs:$src2))))]>,
  65 Requires<[HasV3T]>;
  66
  67 let AddedComplexity = 200 in
  68 def MINw_dd : ALU64_rr<(outs DoubleRegs:$dst), (ins DoubleRegs:$src1,
  69                                                     DoubleRegs:$src2),
  70               "$dst = min($src2, $src1)",
  71               [(set (i64 DoubleRegs:$dst),
  72                     (i64 (select (i1 (setgt (i64 DoubleRegs:$src2),
  73                                             (i64 DoubleRegs:$src1))),
  74                                  (i64 DoubleRegs:$src1),
  75                                  (i64 DoubleRegs:$src2))))]>,
  76 Requires<[HasV3T]>;
  77
  78 //===----------------------------------------------------------------------===//
  79 // ALU64/ALU -
  80 //===----------------------------------------------------------------------===//
  81
  82
  83
  84
  85 //def : Pat <(brcond (i1 (seteq (i32 IntRegs:$src1), 0)), bb:$offset),
  86 //      (JMP_RegEzt (i32 IntRegs:$src1), bb:$offset)>, Requires<[HasV3T]>;
  87
  88 //def : Pat <(brcond (i1 (setne (i32 IntRegs:$src1), 0)), bb:$offset),
  89 //      (JMP_RegNzt (i32 IntRegs:$src1), bb:$offset)>, Requires<[HasV3T]>;
  90
  91 //def : Pat <(brcond (i1 (setle (i32 IntRegs:$src1), 0)), bb:$offset),
  92 //      (JMP_RegLezt (i32 IntRegs:$src1), bb:$offset)>, Requires<[HasV3T]>;
  93
  94 //def : Pat <(brcond (i1 (setge (i32 IntRegs:$src1), 0)), bb:$offset),
  95 //      (JMP_RegGezt (i32 IntRegs:$src1), bb:$offset)>, Requires<[HasV3T]>;
  96
  97 //def : Pat <(brcond (i1 (setgt (i32 IntRegs:$src1), -1)), bb:$offset),
  98 //      (JMP_RegGezt (i32 IntRegs:$src1), bb:$offset)>, Requires<[HasV3T]>;
  99
 100
 101 // Map call instruction
 102 def : Pat<(call (i32 IntRegs:$dst)),
 103       (CALLRv3 (i32 IntRegs:$dst))>, Requires<[HasV3T]>;
 104 def : Pat<(call tglobaladdr:$dst),
 105       (CALLv3 tglobaladdr:$dst)>, Requires<[HasV3T]>;
 106 def : Pat<(call texternalsym:$dst),
 107       (CALLv3 texternalsym:$dst)>, Requires<[HasV3T]>;