sys/dev/ath/ath_hal/ar5212/ar5212_misc.c

   1 /*
   2  * Copyright (c) 2002-2009 Sam Leffler, Errno Consulting
   3  * Copyright (c) 2002-2008 Atheros Communications, Inc.
   4  *
   5  * Permission to use, copy, modify, and/or distribute this software for any
   6  * purpose with or without fee is hereby granted, provided that the above
   7  * copyright notice and this permission notice appear in all copies.
   8  *
   9  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
  10  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  11  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  12  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  13  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  14  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  15  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  16  *
  17  * $FreeBSD$
  18  */
  19 #include "opt_ah.h"
  20
  21 #include "ah.h"
  22 #include "ah_internal.h"
  23 #include "ah_devid.h"
  24 #include "ah_desc.h"                    /* NB: for HAL_PHYERR* */
  25
  26 #include "ar5212/ar5212.h"
  27 #include "ar5212/ar5212reg.h"
  28 #include "ar5212/ar5212phy.h"
  29
  30 #include "ah_eeprom_v3.h"
  31
  32 #define AR_NUM_GPIO     6               /* 6 GPIO pins */
  33 #define AR_GPIOD_MASK   0x0000002F      /* GPIO data reg r/w mask */
  34
  35 void
  36 ar5212GetMacAddress(struct ath_hal *ah, uint8_t *mac)
  37 {
  38         struct ath_hal_5212 *ahp = AH5212(ah);
  39
  40         OS_MEMCPY(mac, ahp->ah_macaddr, IEEE80211_ADDR_LEN);
  41 }
  42
  43 HAL_BOOL
  44 ar5212SetMacAddress(struct ath_hal *ah, const uint8_t *mac)
  45 {
  46         struct ath_hal_5212 *ahp = AH5212(ah);
  47
  48         OS_MEMCPY(ahp->ah_macaddr, mac, IEEE80211_ADDR_LEN);
  49         return AH_TRUE;
  50 }
  51
  52 void
  53 ar5212GetBssIdMask(struct ath_hal *ah, uint8_t *mask)
  54 {
  55         struct ath_hal_5212 *ahp = AH5212(ah);
  56
  57         OS_MEMCPY(mask, ahp->ah_bssidmask, IEEE80211_ADDR_LEN);
  58 }
  59
  60 HAL_BOOL
  61 ar5212SetBssIdMask(struct ath_hal *ah, const uint8_t *mask)
  62 {
  63         struct ath_hal_5212 *ahp = AH5212(ah);
  64
  65         /* save it since it must be rewritten on reset */
  66         OS_MEMCPY(ahp->ah_bssidmask, mask, IEEE80211_ADDR_LEN);
  67
  68         OS_REG_WRITE(ah, AR_BSSMSKL, LE_READ_4(ahp->ah_bssidmask));
  69         OS_REG_WRITE(ah, AR_BSSMSKU, LE_READ_2(ahp->ah_bssidmask + 4));
  70         return AH_TRUE;
  71 }
  72
  73 /*
  74  * Attempt to change the cards operating regulatory domain to the given value
  75  */
  76 HAL_BOOL
  77 ar5212SetRegulatoryDomain(struct ath_hal *ah,
  78         uint16_t regDomain, HAL_STATUS *status)
  79 {
  80         HAL_STATUS ecode;
  81
  82         if (AH_PRIVATE(ah)->ah_currentRD == regDomain) {
  83                 ecode = HAL_EINVAL;
  84                 goto bad;
  85         }
  86         if (ath_hal_eepromGetFlag(ah, AR_EEP_WRITEPROTECT)) {
  87                 ecode = HAL_EEWRITE;
  88                 goto bad;
  89         }
  90 #ifdef AH_SUPPORT_WRITE_REGDOMAIN
  91         if (ath_hal_eepromWrite(ah, AR_EEPROM_REG_DOMAIN, regDomain)) {
  92                 HALDEBUG(ah, HAL_DEBUG_ANY,
  93                     "%s: set regulatory domain to %u (0x%x)\n",
  94                     __func__, regDomain, regDomain);
  95                 AH_PRIVATE(ah)->ah_currentRD = regDomain;
  96                 return AH_TRUE;
  97         }
  98 #endif
  99         ecode = HAL_EIO;
 100 bad:
 101         if (status)
 102                 *status = ecode;
 103         return AH_FALSE;
 104 }
 105
 106 /*
 107  * Return the wireless modes (a,b,g,t) supported by hardware.
 108  *
 109  * This value is what is actually supported by the hardware
 110  * and is unaffected by regulatory/country code settings.
 111  */
 112 u_int
 113 ar5212GetWirelessModes(struct ath_hal *ah)
 114 {
 115         u_int mode = 0;
 116
 117         if (ath_hal_eepromGetFlag(ah, AR_EEP_AMODE)) {
 118                 mode = HAL_MODE_11A;
 119                 if (!ath_hal_eepromGetFlag(ah, AR_EEP_TURBO5DISABLE))
 120                         mode |= HAL_MODE_TURBO | HAL_MODE_108A;
 121                 if (AH_PRIVATE(ah)->ah_caps.halChanHalfRate)
 122                         mode |= HAL_MODE_11A_HALF_RATE;
 123                 if (AH_PRIVATE(ah)->ah_caps.halChanQuarterRate)
 124                         mode |= HAL_MODE_11A_QUARTER_RATE;
 125         }
 126         if (ath_hal_eepromGetFlag(ah, AR_EEP_BMODE))
 127                 mode |= HAL_MODE_11B;
 128         if (ath_hal_eepromGetFlag(ah, AR_EEP_GMODE) &&
 129             AH_PRIVATE(ah)->ah_subvendorid != AR_SUBVENDOR_ID_NOG) {
 130                 mode |= HAL_MODE_11G;
 131                 if (!ath_hal_eepromGetFlag(ah, AR_EEP_TURBO2DISABLE))
 132                         mode |= HAL_MODE_108G;
 133                 if (AH_PRIVATE(ah)->ah_caps.halChanHalfRate)
 134                         mode |= HAL_MODE_11G_HALF_RATE;
 135                 if (AH_PRIVATE(ah)->ah_caps.halChanQuarterRate)
 136                         mode |= HAL_MODE_11G_QUARTER_RATE;
 137         }
 138         return mode;
 139 }
 140
 141 /*
 142  * Set the interrupt and GPIO values so the ISR can disable RF
 143  * on a switch signal.  Assumes GPIO port and interrupt polarity
 144  * are set prior to call.
 145  */
 146 void
 147 ar5212EnableRfKill(struct ath_hal *ah)
 148 {
 149         uint16_t rfsilent = AH_PRIVATE(ah)->ah_rfsilent;
 150         int select = MS(rfsilent, AR_EEPROM_RFSILENT_GPIO_SEL);
 151         int polarity = MS(rfsilent, AR_EEPROM_RFSILENT_POLARITY);
 152
 153         /*
 154          * Configure the desired GPIO port for input
 155          * and enable baseband rf silence.
 156          */
 157         ath_hal_gpioCfgInput(ah, select);
 158         OS_REG_SET_BIT(ah, AR_PHY(0), 0x00002000);
 159         /*
 160          * If radio disable switch connection to GPIO bit x is enabled
 161          * program GPIO interrupt.
 162          * If rfkill bit on eeprom is 1, setupeeprommap routine has already
 163          * verified that it is a later version of eeprom, it has a place for
 164          * rfkill bit and it is set to 1, indicating that GPIO bit x hardware
 165          * connection is present.
 166          */
 167         ath_hal_gpioSetIntr(ah, select,
 168             (ath_hal_gpioGet(ah, select) == polarity ? !polarity : polarity));
 169 }
 170
 171 /*
 172  * Change the LED blinking pattern to correspond to the connectivity
 173  */
 174 void
 175 ar5212SetLedState(struct ath_hal *ah, HAL_LED_STATE state)
 176 {
 177         static const uint32_t ledbits[8] = {
 178                 AR_PCICFG_LEDCTL_NONE,  /* HAL_LED_INIT */
 179                 AR_PCICFG_LEDCTL_PEND,  /* HAL_LED_SCAN */
 180                 AR_PCICFG_LEDCTL_PEND,  /* HAL_LED_AUTH */
 181                 AR_PCICFG_LEDCTL_ASSOC, /* HAL_LED_ASSOC*/
 182                 AR_PCICFG_LEDCTL_ASSOC, /* HAL_LED_RUN */
 183                 AR_PCICFG_LEDCTL_NONE,
 184                 AR_PCICFG_LEDCTL_NONE,
 185                 AR_PCICFG_LEDCTL_NONE,
 186         };
 187         uint32_t bits;
 188
 189         bits = OS_REG_READ(ah, AR_PCICFG);
 190         if (IS_2417(ah)) {
 191                 /*
 192                  * Enable LED for Nala. There is a bit marked reserved
 193                  * that must be set and we also turn on the power led.
 194                  * Because we mark s/w LED control setting the control
 195                  * status bits below is meangless (the driver must flash
 196                  * the LED(s) using the GPIO lines).
 197                  */
 198                 bits = (bits &~ AR_PCICFG_LEDMODE)
 199                      | SM(AR_PCICFG_LEDMODE_POWON, AR_PCICFG_LEDMODE)
 200 #if 0
 201                      | SM(AR_PCICFG_LEDMODE_NETON, AR_PCICFG_LEDMODE)
 202 #endif
 203                      | 0x08000000;
 204         }
 205         bits = (bits &~ AR_PCICFG_LEDCTL)
 206              | SM(ledbits[state & 0x7], AR_PCICFG_LEDCTL);
 207         OS_REG_WRITE(ah, AR_PCICFG, bits);
 208 }
 209
 210 /*
 211  * Change association related fields programmed into the hardware.
 212  * Writing a valid BSSID to the hardware effectively enables the hardware
 213  * to synchronize its TSF to the correct beacons and receive frames coming
 214  * from that BSSID. It is called by the SME JOIN operation.
 215  */
 216 void
 217 ar5212WriteAssocid(struct ath_hal *ah, const uint8_t *bssid, uint16_t assocId)
 218 {
 219         struct ath_hal_5212 *ahp = AH5212(ah);
 220
 221         /* XXX save bssid for possible re-use on reset */
 222         OS_MEMCPY(ahp->ah_bssid, bssid, IEEE80211_ADDR_LEN);
 223         OS_REG_WRITE(ah, AR_BSS_ID0, LE_READ_4(ahp->ah_bssid));
 224         OS_REG_WRITE(ah, AR_BSS_ID1, LE_READ_2(ahp->ah_bssid+4) |
 225                                      ((assocId & 0x3fff)<<AR_BSS_ID1_AID_S));
 226 }
 227
 228 /*
 229  * Get the current hardware tsf for stamlme
 230  */
 231 uint64_t
 232 ar5212GetTsf64(struct ath_hal *ah)
 233 {
 234         uint32_t low1, low2, u32;
 235
 236         /* sync multi-word read */
 237         low1 = OS_REG_READ(ah, AR_TSF_L32);
 238         u32 = OS_REG_READ(ah, AR_TSF_U32);
 239         low2 = OS_REG_READ(ah, AR_TSF_L32);
 240         if (low2 < low1) {      /* roll over */
 241                 /*
 242                  * If we are not preempted this will work.  If we are
 243                  * then we re-reading AR_TSF_U32 does no good as the
 244                  * low bits will be meaningless.  Likewise reading
 245                  * L32, U32, U32, then comparing the last two reads
 246                  * to check for rollover doesn't help if preempted--so
 247                  * we take this approach as it costs one less PCI read
 248                  * which can be noticeable when doing things like
 249                  * timestamping packets in monitor mode.
 250                  */
 251                 u32++;
 252         }
 253         return (((uint64_t) u32) << 32) | ((uint64_t) low2);
 254 }
 255
 256 /*
 257  * Get the current hardware tsf for stamlme
 258  */
 259 uint32_t
 260 ar5212GetTsf32(struct ath_hal *ah)
 261 {
 262         return OS_REG_READ(ah, AR_TSF_L32);
 263 }
 264
 265 void
 266 ar5212SetTsf64(struct ath_hal *ah, uint64_t tsf64)
 267 {
 268         OS_REG_WRITE(ah, AR_TSF_L32, tsf64 & 0xffffffff);
 269         OS_REG_WRITE(ah, AR_TSF_U32, (tsf64 >> 32) & 0xffffffff);
 270 }
 271
 272 /*
 273  * Reset the current hardware tsf for stamlme.
 274  */
 275 void
 276 ar5212ResetTsf(struct ath_hal *ah)
 277 {
 278
 279         uint32_t val = OS_REG_READ(ah, AR_BEACON);
 280
 281         OS_REG_WRITE(ah, AR_BEACON, val | AR_BEACON_RESET_TSF);
 282         /*
 283          * When resetting the TSF, write twice to the
 284          * corresponding register; each write to the RESET_TSF bit toggles
 285          * the internal signal to cause a reset of the TSF - but if the signal
 286          * is left high, it will reset the TSF on the next chip reset also!
 287          * writing the bit an even number of times fixes this issue
 288          */
 289         OS_REG_WRITE(ah, AR_BEACON, val | AR_BEACON_RESET_TSF);
 290 }
 291
 292 /*
 293  * Set or clear hardware basic rate bit
 294  * Set hardware basic rate set if basic rate is found
 295  * and basic rate is equal or less than 2Mbps
 296  */
 297 void
 298 ar5212SetBasicRate(struct ath_hal *ah, HAL_RATE_SET *rs)
 299 {
 300         const struct ieee80211_channel *chan = AH_PRIVATE(ah)->ah_curchan;
 301         uint32_t reg;
 302         uint8_t xset;
 303         int i;
 304
 305         if (chan == AH_NULL || !IEEE80211_IS_CHAN_CCK(chan))
 306                 return;
 307         xset = 0;
 308         for (i = 0; i < rs->rs_count; i++) {
 309                 uint8_t rset = rs->rs_rates[i];
 310                 /* Basic rate defined? */
 311                 if ((rset & 0x80) && (rset &= 0x7f) >= xset)
 312                         xset = rset;
 313         }
 314         /*
 315          * Set the h/w bit to reflect whether or not the basic
 316          * rate is found to be equal or less than 2Mbps.
 317          */
 318         reg = OS_REG_READ(ah, AR_STA_ID1);
 319         if (xset && xset/2 <= 2)
 320                 OS_REG_WRITE(ah, AR_STA_ID1, reg | AR_STA_ID1_BASE_RATE_11B);
 321         else
 322                 OS_REG_WRITE(ah, AR_STA_ID1, reg &~ AR_STA_ID1_BASE_RATE_11B);
 323 }
 324
 325 /*
 326  * Grab a semi-random value from hardware registers - may not
 327  * change often
 328  */
 329 uint32_t
 330 ar5212GetRandomSeed(struct ath_hal *ah)
 331 {
 332         uint32_t nf;
 333
 334         nf = (OS_REG_READ(ah, AR_PHY(25)) >> 19) & 0x1ff;
 335         if (nf & 0x100)
 336                 nf = 0 - ((nf ^ 0x1ff) + 1);
 337         return (OS_REG_READ(ah, AR_TSF_U32) ^
 338                 OS_REG_READ(ah, AR_TSF_L32) ^ nf);
 339 }
 340
 341 /*
 342  * Detect if our card is present
 343  */
 344 HAL_BOOL
 345 ar5212DetectCardPresent(struct ath_hal *ah)
 346 {
 347         uint16_t macVersion, macRev;
 348         uint32_t v;
 349
 350         /*
 351          * Read the Silicon Revision register and compare that
 352          * to what we read at attach time.  If the same, we say
 353          * a card/device is present.
 354          */
 355         v = OS_REG_READ(ah, AR_SREV) & AR_SREV_ID;
 356         macVersion = v >> AR_SREV_ID_S;
 357         macRev = v & AR_SREV_REVISION;
 358         return (AH_PRIVATE(ah)->ah_macVersion == macVersion &&
 359                 AH_PRIVATE(ah)->ah_macRev == macRev);
 360 }
 361
 362 void
 363 ar5212EnableMibCounters(struct ath_hal *ah)
 364 {
 365         /* NB: this just resets the mib counter machinery */
 366         OS_REG_WRITE(ah, AR_MIBC,
 367             ~(AR_MIBC_COW | AR_MIBC_FMC | AR_MIBC_CMC | AR_MIBC_MCS) & 0x0f);
 368 }
 369
 370 void
 371 ar5212DisableMibCounters(struct ath_hal *ah)
 372 {
 373         OS_REG_WRITE(ah, AR_MIBC,  AR_MIBC | AR_MIBC_CMC);
 374 }
 375
 376 /*
 377  * Update MIB Counters
 378  */
 379 void
 380 ar5212UpdateMibCounters(struct ath_hal *ah, HAL_MIB_STATS* stats)
 381 {
 382         stats->ackrcv_bad += OS_REG_READ(ah, AR_ACK_FAIL);
 383         stats->rts_bad    += OS_REG_READ(ah, AR_RTS_FAIL);
 384         stats->fcs_bad    += OS_REG_READ(ah, AR_FCS_FAIL);
 385         stats->rts_good   += OS_REG_READ(ah, AR_RTS_OK);
 386         stats->beacons    += OS_REG_READ(ah, AR_BEACON_CNT);
 387 }
 388
 389 /*
 390  * Detect if the HW supports spreading a CCK signal on channel 14
 391  */
 392 HAL_BOOL
 393 ar5212IsJapanChannelSpreadSupported(struct ath_hal *ah)
 394 {
 395         return AH_TRUE;
 396 }
 397
 398 /*
 399  * Get the rssi of frame curently being received.
 400  */
 401 uint32_t
 402 ar5212GetCurRssi(struct ath_hal *ah)
 403 {
 404         return (OS_REG_READ(ah, AR_PHY_CURRENT_RSSI) & 0xff);
 405 }
 406
 407 u_int
 408 ar5212GetDefAntenna(struct ath_hal *ah)
 409 {
 410         return (OS_REG_READ(ah, AR_DEF_ANTENNA) & 0x7);
 411 }
 412
 413 void
 414 ar5212SetDefAntenna(struct ath_hal *ah, u_int antenna)
 415 {
 416         OS_REG_WRITE(ah, AR_DEF_ANTENNA, (antenna & 0x7));
 417 }
 418
 419 HAL_ANT_SETTING
 420 ar5212GetAntennaSwitch(struct ath_hal *ah)
 421 {
 422         return AH5212(ah)->ah_antControl;
 423 }
 424
 425 HAL_BOOL
 426 ar5212SetAntennaSwitch(struct ath_hal *ah, HAL_ANT_SETTING setting)
 427 {
 428         struct ath_hal_5212 *ahp = AH5212(ah);
 429         const struct ieee80211_channel *chan = AH_PRIVATE(ah)->ah_curchan;
 430
 431         if (!ahp->ah_phyPowerOn || chan == AH_NULL) {
 432                 /* PHY powered off, just stash settings */
 433                 ahp->ah_antControl = setting;
 434                 ahp->ah_diversity = (setting == HAL_ANT_VARIABLE);
 435                 return AH_TRUE;
 436         }
 437         return ar5212SetAntennaSwitchInternal(ah, setting, chan);
 438 }
 439
 440 HAL_BOOL
 441 ar5212IsSleepAfterBeaconBroken(struct ath_hal *ah)
 442 {
 443         return AH_TRUE;
 444 }
 445
 446 HAL_BOOL
 447 ar5212SetSifsTime(struct ath_hal *ah, u_int us)
 448 {
 449         struct ath_hal_5212 *ahp = AH5212(ah);
 450
 451         if (us > ath_hal_mac_usec(ah, 0xffff)) {
 452                 HALDEBUG(ah, HAL_DEBUG_ANY, "%s: bad SIFS time %u\n",
 453                     __func__, us);
 454                 ahp->ah_sifstime = (u_int) -1;  /* restore default handling */
 455                 return AH_FALSE;
 456         } else {
 457                 /* convert to system clocks */
 458                 OS_REG_WRITE(ah, AR_D_GBL_IFS_SIFS, ath_hal_mac_clks(ah, us-2));
 459                 ahp->ah_sifstime = us;
 460                 return AH_TRUE;
 461         }
 462 }
 463
 464 u_int
 465 ar5212GetSifsTime(struct ath_hal *ah)
 466 {
 467         u_int clks = OS_REG_READ(ah, AR_D_GBL_IFS_SIFS) & 0xffff;
 468         return ath_hal_mac_usec(ah, clks)+2;    /* convert from system clocks */
 469 }
 470
 471 HAL_BOOL
 472 ar5212SetSlotTime(struct ath_hal *ah, u_int us)
 473 {
 474         struct ath_hal_5212 *ahp = AH5212(ah);
 475
 476         if (us < HAL_SLOT_TIME_6 || us > ath_hal_mac_usec(ah, 0xffff)) {
 477                 HALDEBUG(ah, HAL_DEBUG_ANY, "%s: bad slot time %u\n",
 478                     __func__, us);
 479                 ahp->ah_slottime = (u_int) -1;  /* restore default handling */
 480                 return AH_FALSE;
 481         } else {
 482                 /* convert to system clocks */
 483                 OS_REG_WRITE(ah, AR_D_GBL_IFS_SLOT, ath_hal_mac_clks(ah, us));
 484                 ahp->ah_slottime = us;
 485                 return AH_TRUE;
 486         }
 487 }
 488
 489 u_int
 490 ar5212GetSlotTime(struct ath_hal *ah)
 491 {
 492         u_int clks = OS_REG_READ(ah, AR_D_GBL_IFS_SLOT) & 0xffff;
 493         return ath_hal_mac_usec(ah, clks);      /* convert from system clocks */
 494 }
 495
 496 HAL_BOOL
 497 ar5212SetAckTimeout(struct ath_hal *ah, u_int us)
 498 {
 499         struct ath_hal_5212 *ahp = AH5212(ah);
 500
 501         if (us > ath_hal_mac_usec(ah, MS(0xffffffff, AR_TIME_OUT_ACK))) {
 502                 HALDEBUG(ah, HAL_DEBUG_ANY, "%s: bad ack timeout %u\n",
 503                     __func__, us);
 504                 ahp->ah_acktimeout = (u_int) -1; /* restore default handling */
 505                 return AH_FALSE;
 506         } else {
 507                 /* convert to system clocks */
 508                 OS_REG_RMW_FIELD(ah, AR_TIME_OUT,
 509                         AR_TIME_OUT_ACK, ath_hal_mac_clks(ah, us));
 510                 ahp->ah_acktimeout = us;
 511                 return AH_TRUE;
 512         }
 513 }
 514
 515 u_int
 516 ar5212GetAckTimeout(struct ath_hal *ah)
 517 {
 518         u_int clks = MS(OS_REG_READ(ah, AR_TIME_OUT), AR_TIME_OUT_ACK);
 519         return ath_hal_mac_usec(ah, clks);      /* convert from system clocks */
 520 }
 521
 522 u_int
 523 ar5212GetAckCTSRate(struct ath_hal *ah)
 524 {
 525         return ((AH5212(ah)->ah_staId1Defaults & AR_STA_ID1_ACKCTS_6MB) == 0);
 526 }
 527
 528 HAL_BOOL
 529 ar5212SetAckCTSRate(struct ath_hal *ah, u_int high)
 530 {
 531         struct ath_hal_5212 *ahp = AH5212(ah);
 532
 533         if (high) {
 534                 OS_REG_CLR_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
 535                 ahp->ah_staId1Defaults &= ~AR_STA_ID1_ACKCTS_6MB;
 536         } else {
 537                 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
 538                 ahp->ah_staId1Defaults |= AR_STA_ID1_ACKCTS_6MB;
 539         }
 540         return AH_TRUE;
 541 }
 542
 543 HAL_BOOL
 544 ar5212SetCTSTimeout(struct ath_hal *ah, u_int us)
 545 {
 546         struct ath_hal_5212 *ahp = AH5212(ah);
 547
 548         if (us > ath_hal_mac_usec(ah, MS(0xffffffff, AR_TIME_OUT_CTS))) {
 549                 HALDEBUG(ah, HAL_DEBUG_ANY, "%s: bad cts timeout %u\n",
 550                     __func__, us);
 551                 ahp->ah_ctstimeout = (u_int) -1; /* restore default handling */
 552                 return AH_FALSE;
 553         } else {
 554                 /* convert to system clocks */
 555                 OS_REG_RMW_FIELD(ah, AR_TIME_OUT,
 556                         AR_TIME_OUT_CTS, ath_hal_mac_clks(ah, us));
 557                 ahp->ah_ctstimeout = us;
 558                 return AH_TRUE;
 559         }
 560 }
 561
 562 u_int
 563 ar5212GetCTSTimeout(struct ath_hal *ah)
 564 {
 565         u_int clks = MS(OS_REG_READ(ah, AR_TIME_OUT), AR_TIME_OUT_CTS);
 566         return ath_hal_mac_usec(ah, clks);      /* convert from system clocks */
 567 }
 568
 569 /* Setup decompression for given key index */
 570 HAL_BOOL
 571 ar5212SetDecompMask(struct ath_hal *ah, uint16_t keyidx, int en)
 572 {
 573         struct ath_hal_5212 *ahp = AH5212(ah);
 574
 575         if (keyidx >= HAL_DECOMP_MASK_SIZE)
 576                 return AH_FALSE;
 577         OS_REG_WRITE(ah, AR_DCM_A, keyidx);
 578         OS_REG_WRITE(ah, AR_DCM_D, en ? AR_DCM_D_EN : 0);
 579         ahp->ah_decompMask[keyidx] = en;
 580
 581         return AH_TRUE;
 582 }
 583
 584 /* Setup coverage class */
 585 void
 586 ar5212SetCoverageClass(struct ath_hal *ah, uint8_t coverageclass, int now)
 587 {
 588         uint32_t slot, timeout, eifs;
 589         u_int clkRate;
 590
 591         AH_PRIVATE(ah)->ah_coverageClass = coverageclass;
 592
 593         if (now) {
 594                 if (AH_PRIVATE(ah)->ah_coverageClass == 0)
 595                         return;
 596
 597                 /* Don't apply coverage class to non A channels */
 598                 if (!IEEE80211_IS_CHAN_A(AH_PRIVATE(ah)->ah_curchan))
 599                         return;
 600
 601                 /* Get core clock rate */
 602                 clkRate = ath_hal_mac_clks(ah, 1);
 603
 604                 /* Compute EIFS */
 605                 slot = coverageclass * 3 * clkRate;
 606                 eifs = coverageclass * 6 * clkRate;
 607                 if (IEEE80211_IS_CHAN_HALF(AH_PRIVATE(ah)->ah_curchan)) {
 608                         slot += IFS_SLOT_HALF_RATE;
 609                         eifs += IFS_EIFS_HALF_RATE;
 610                 } else if (IEEE80211_IS_CHAN_QUARTER(AH_PRIVATE(ah)->ah_curchan)) {
 611                         slot += IFS_SLOT_QUARTER_RATE;
 612                         eifs += IFS_EIFS_QUARTER_RATE;
 613                 } else { /* full rate */
 614                         slot += IFS_SLOT_FULL_RATE;
 615                         eifs += IFS_EIFS_FULL_RATE;
 616                 }
 617
 618                 /*
 619                  * Add additional time for air propagation for ACK and CTS
 620                  * timeouts. This value is in core clocks.
 621                  */
 622                 timeout = ACK_CTS_TIMEOUT_11A + (coverageclass * 3 * clkRate);
 623
 624                 /*
 625                  * Write the values: slot, eifs, ack/cts timeouts.
 626                  */
 627                 OS_REG_WRITE(ah, AR_D_GBL_IFS_SLOT, slot);
 628                 OS_REG_WRITE(ah, AR_D_GBL_IFS_EIFS, eifs);
 629                 OS_REG_WRITE(ah, AR_TIME_OUT,
 630                           SM(timeout, AR_TIME_OUT_CTS)
 631                         | SM(timeout, AR_TIME_OUT_ACK));
 632         }
 633 }
 634
 635 HAL_STATUS
 636 ar5212SetQuiet(struct ath_hal *ah, uint32_t period, uint32_t duration,
 637     uint32_t nextStart, HAL_QUIET_FLAG flag)
 638 {
 639         OS_REG_WRITE(ah, AR_QUIET2, period | (duration << AR_QUIET2_QUIET_DUR_S));
 640         if (flag & HAL_QUIET_ENABLE) {
 641                 OS_REG_WRITE(ah, AR_QUIET1, nextStart | (1 << 16));
 642         }
 643         else {
 644                 OS_REG_WRITE(ah, AR_QUIET1, nextStart);
 645         }
 646         return HAL_OK;
 647 }
 648
 649 void
 650 ar5212SetPCUConfig(struct ath_hal *ah)
 651 {
 652         ar5212SetOperatingMode(ah, AH_PRIVATE(ah)->ah_opmode);
 653 }
 654
 655 /*
 656  * Return whether an external 32KHz crystal should be used
 657  * to reduce power consumption when sleeping.  We do so if
 658  * the crystal is present (obtained from EEPROM) and if we
 659  * are not running as an AP and are configured to use it.
 660  */
 661 HAL_BOOL
 662 ar5212Use32KHzclock(struct ath_hal *ah, HAL_OPMODE opmode)
 663 {
 664         if (opmode != HAL_M_HOSTAP) {
 665                 struct ath_hal_5212 *ahp = AH5212(ah);
 666                 return ath_hal_eepromGetFlag(ah, AR_EEP_32KHZCRYSTAL) &&
 667                        (ahp->ah_enable32kHzClock == USE_32KHZ ||
 668                         ahp->ah_enable32kHzClock == AUTO_32KHZ);
 669         } else
 670                 return AH_FALSE;
 671 }
 672
 673 /*
 674  * If 32KHz clock exists, use it to lower power consumption during sleep
 675  *
 676  * Note: If clock is set to 32 KHz, delays on accessing certain
 677  *       baseband registers (27-31, 124-127) are required.
 678  */
 679 void
 680 ar5212SetupClock(struct ath_hal *ah, HAL_OPMODE opmode)
 681 {
 682         if (ar5212Use32KHzclock(ah, opmode)) {
 683                 /*
 684                  * Enable clocks to be turned OFF in BB during sleep
 685                  * and also enable turning OFF 32MHz/40MHz Refclk
 686                  * from A2.
 687                  */
 688                 OS_REG_WRITE(ah, AR_PHY_SLEEP_CTR_CONTROL, 0x1f);
 689                 OS_REG_WRITE(ah, AR_PHY_REFCLKPD,
 690                     IS_RAD5112_ANY(ah) || IS_5413(ah) ? 0x14 : 0x18);
 691                 OS_REG_RMW_FIELD(ah, AR_USEC, AR_USEC_USEC32, 1);
 692                 OS_REG_WRITE(ah, AR_TSF_PARM, 61);  /* 32 KHz TSF incr */
 693                 OS_REG_RMW_FIELD(ah, AR_PCICFG, AR_PCICFG_SCLK_SEL, 1);
 694
 695                 if (IS_2413(ah) || IS_5413(ah) || IS_2417(ah)) {
 696                         OS_REG_WRITE(ah, AR_PHY_SLEEP_CTR_LIMIT,   0x26);
 697                         OS_REG_WRITE(ah, AR_PHY_SLEEP_SCAL,        0x0d);
 698                         OS_REG_WRITE(ah, AR_PHY_M_SLEEP,           0x07);
 699                         OS_REG_WRITE(ah, AR_PHY_REFCLKDLY,         0x3f);
 700                         /* # Set sleep clock rate to 32 KHz. */
 701                         OS_REG_RMW_FIELD(ah, AR_PCICFG, AR_PCICFG_SCLK_RATE_IND, 0x2);
 702                 } else {
 703                         OS_REG_WRITE(ah, AR_PHY_SLEEP_CTR_LIMIT,   0x0a);
 704                         OS_REG_WRITE(ah, AR_PHY_SLEEP_SCAL,        0x0c);
 705                         OS_REG_WRITE(ah, AR_PHY_M_SLEEP,           0x03);
 706                         OS_REG_WRITE(ah, AR_PHY_REFCLKDLY,         0x20);
 707                         OS_REG_RMW_FIELD(ah, AR_PCICFG, AR_PCICFG_SCLK_RATE_IND, 0x3);
 708                 }
 709         } else {
 710                 OS_REG_RMW_FIELD(ah, AR_PCICFG, AR_PCICFG_SCLK_RATE_IND, 0x0);
 711                 OS_REG_RMW_FIELD(ah, AR_PCICFG, AR_PCICFG_SCLK_SEL, 0);
 712
 713                 OS_REG_WRITE(ah, AR_TSF_PARM, 1);       /* 32MHz TSF inc */
 714
 715                 OS_REG_WRITE(ah, AR_PHY_SLEEP_CTR_CONTROL, 0x1f);
 716                 OS_REG_WRITE(ah, AR_PHY_SLEEP_CTR_LIMIT,   0x7f);
 717
 718                 if (IS_2417(ah))
 719                         OS_REG_WRITE(ah, AR_PHY_SLEEP_SCAL, 0x0a);
 720                 else if (IS_HB63(ah))
 721                         OS_REG_WRITE(ah, AR_PHY_SLEEP_SCAL, 0x32);
 722                 else
 723                         OS_REG_WRITE(ah, AR_PHY_SLEEP_SCAL, 0x0e);
 724                 OS_REG_WRITE(ah, AR_PHY_M_SLEEP,           0x0c);
 725                 OS_REG_WRITE(ah, AR_PHY_REFCLKDLY,         0xff);
 726                 OS_REG_WRITE(ah, AR_PHY_REFCLKPD,
 727                     IS_RAD5112_ANY(ah) || IS_5413(ah) || IS_2417(ah) ? 0x14 : 0x18);
 728                 OS_REG_RMW_FIELD(ah, AR_USEC, AR_USEC_USEC32,
 729                     IS_RAD5112_ANY(ah) || IS_5413(ah) ? 39 : 31);
 730         }
 731 }
 732
 733 /*
 734  * If 32KHz clock exists, turn it off and turn back on the 32Mhz
 735  */
 736 void
 737 ar5212RestoreClock(struct ath_hal *ah, HAL_OPMODE opmode)
 738 {
 739         if (ar5212Use32KHzclock(ah, opmode)) {
 740                 /* # Set sleep clock rate back to 32 MHz. */
 741                 OS_REG_RMW_FIELD(ah, AR_PCICFG, AR_PCICFG_SCLK_RATE_IND, 0);
 742                 OS_REG_RMW_FIELD(ah, AR_PCICFG, AR_PCICFG_SCLK_SEL, 0);
 743
 744                 OS_REG_WRITE(ah, AR_TSF_PARM, 1);       /* 32 MHz TSF incr */
 745                 OS_REG_RMW_FIELD(ah, AR_USEC, AR_USEC_USEC32,
 746                     IS_RAD5112_ANY(ah) || IS_5413(ah) ? 39 : 31);
 747
 748                 /*
 749                  * Restore BB registers to power-on defaults
 750                  */
 751                 OS_REG_WRITE(ah, AR_PHY_SLEEP_CTR_CONTROL, 0x1f);
 752                 OS_REG_WRITE(ah, AR_PHY_SLEEP_CTR_LIMIT,   0x7f);
 753                 OS_REG_WRITE(ah, AR_PHY_SLEEP_SCAL,        0x0e);
 754                 OS_REG_WRITE(ah, AR_PHY_M_SLEEP,           0x0c);
 755                 OS_REG_WRITE(ah, AR_PHY_REFCLKDLY,         0xff);
 756                 OS_REG_WRITE(ah, AR_PHY_REFCLKPD,
 757                     IS_RAD5112_ANY(ah) || IS_5413(ah) ?  0x14 : 0x18);
 758         }
 759 }
 760
 761 /*
 762  * Adjust NF based on statistical values for 5GHz frequencies.
 763  * Default method: this may be overridden by the rf backend.
 764  */
 765 int16_t
 766 ar5212GetNfAdjust(struct ath_hal *ah, const HAL_CHANNEL_INTERNAL *c)
 767 {
 768         static const struct {
 769                 uint16_t freqLow;
 770                 int16_t   adjust;
 771         } adjustDef[] = {
 772                 { 5790, 11 },   /* NB: ordered high -> low */
 773                 { 5730, 10 },
 774                 { 5690,  9 },
 775                 { 5660,  8 },
 776                 { 5610,  7 },
 777                 { 5530,  5 },
 778                 { 5450,  4 },
 779                 { 5379,  2 },
 780                 { 5209,  0 },
 781                 { 3000,  1 },
 782                 {    0,  0 },
 783         };
 784         int i;
 785
 786         for (i = 0; c->channel <= adjustDef[i].freqLow; i++)
 787                 ;
 788         return adjustDef[i].adjust;
 789 }
 790
 791 HAL_STATUS
 792 ar5212GetCapability(struct ath_hal *ah, HAL_CAPABILITY_TYPE type,
 793         uint32_t capability, uint32_t *result)
 794 {
 795 #define MACVERSION(ah)  AH_PRIVATE(ah)->ah_macVersion
 796         struct ath_hal_5212 *ahp = AH5212(ah);
 797         const HAL_CAPABILITIES *pCap = &AH_PRIVATE(ah)->ah_caps;
 798         const struct ar5212AniState *ani;
 799
 800         switch (type) {
 801         case HAL_CAP_CIPHER:            /* cipher handled in hardware */
 802                 switch (capability) {
 803                 case HAL_CIPHER_AES_CCM:
 804                         return pCap->halCipherAesCcmSupport ?
 805                                 HAL_OK : HAL_ENOTSUPP;
 806                 case HAL_CIPHER_AES_OCB:
 807                 case HAL_CIPHER_TKIP:
 808                 case HAL_CIPHER_WEP:
 809                 case HAL_CIPHER_MIC:
 810                 case HAL_CIPHER_CLR:
 811                         return HAL_OK;
 812                 default:
 813                         return HAL_ENOTSUPP;
 814                 }
 815         case HAL_CAP_TKIP_MIC:          /* handle TKIP MIC in hardware */
 816                 switch (capability) {
 817                 case 0:                 /* hardware capability */
 818                         return HAL_OK;
 819                 case 1:
 820                         return (ahp->ah_staId1Defaults &
 821                             AR_STA_ID1_CRPT_MIC_ENABLE) ?  HAL_OK : HAL_ENXIO;
 822                 }
 823                 return HAL_EINVAL;
 824         case HAL_CAP_TKIP_SPLIT:        /* hardware TKIP uses split keys */
 825                 switch (capability) {
 826                 case 0:                 /* hardware capability */
 827                         return pCap->halTkipMicTxRxKeySupport ?
 828                                 HAL_ENXIO : HAL_OK;
 829                 case 1:                 /* current setting */
 830                         return (ahp->ah_miscMode &
 831                             AR_MISC_MODE_MIC_NEW_LOC_ENABLE) ? HAL_ENXIO : HAL_OK;
 832                 }
 833                 return HAL_EINVAL;
 834         case HAL_CAP_WME_TKIPMIC:       /* hardware can do TKIP MIC w/ WMM */
 835                 /* XXX move to capability bit */
 836                 return MACVERSION(ah) > AR_SREV_VERSION_VENICE ||
 837                     (MACVERSION(ah) == AR_SREV_VERSION_VENICE &&
 838                      AH_PRIVATE(ah)->ah_macRev >= 8) ? HAL_OK : HAL_ENOTSUPP;
 839         case HAL_CAP_DIVERSITY:         /* hardware supports fast diversity */
 840                 switch (capability) {
 841                 case 0:                 /* hardware capability */
 842                         return HAL_OK;
 843                 case 1:                 /* current setting */
 844                         return ahp->ah_diversity ? HAL_OK : HAL_ENXIO;
 845                 }
 846                 return HAL_EINVAL;
 847         case HAL_CAP_DIAG:
 848                 *result = AH_PRIVATE(ah)->ah_diagreg;
 849                 return HAL_OK;
 850         case HAL_CAP_TPC:
 851                 switch (capability) {
 852                 case 0:                 /* hardware capability */
 853                         return HAL_OK;
 854                 case 1:
 855                         return ahp->ah_tpcEnabled ? HAL_OK : HAL_ENXIO;
 856                 }
 857                 return HAL_OK;
 858         case HAL_CAP_PHYDIAG:           /* radar pulse detection capability */
 859                 switch (capability) {
 860                 case HAL_CAP_RADAR:
 861                         return ath_hal_eepromGetFlag(ah, AR_EEP_AMODE) ?
 862                             HAL_OK: HAL_ENXIO;
 863                 case HAL_CAP_AR:
 864                         return (ath_hal_eepromGetFlag(ah, AR_EEP_GMODE) ||
 865                             ath_hal_eepromGetFlag(ah, AR_EEP_BMODE)) ?
 866                                HAL_OK: HAL_ENXIO;
 867                 }
 868                 return HAL_ENXIO;
 869         case HAL_CAP_MCAST_KEYSRCH:     /* multicast frame keycache search */
 870                 switch (capability) {
 871                 case 0:                 /* hardware capability */
 872                         return pCap->halMcastKeySrchSupport ? HAL_OK : HAL_ENXIO;
 873                 case 1:
 874                         return (ahp->ah_staId1Defaults &
 875                             AR_STA_ID1_MCAST_KSRCH) ? HAL_OK : HAL_ENXIO;
 876                 }
 877                 return HAL_EINVAL;
 878         case HAL_CAP_TSF_ADJUST:        /* hardware has beacon tsf adjust */
 879                 switch (capability) {
 880                 case 0:                 /* hardware capability */
 881                         return pCap->halTsfAddSupport ? HAL_OK : HAL_ENOTSUPP;
 882                 case 1:
 883                         return (ahp->ah_miscMode & AR_MISC_MODE_TX_ADD_TSF) ?
 884                                 HAL_OK : HAL_ENXIO;
 885                 }
 886                 return HAL_EINVAL;
 887         case HAL_CAP_TPC_ACK:
 888                 *result = MS(ahp->ah_macTPC, AR_TPC_ACK);
 889                 return HAL_OK;
 890         case HAL_CAP_TPC_CTS:
 891                 *result = MS(ahp->ah_macTPC, AR_TPC_CTS);
 892                 return HAL_OK;
 893         case HAL_CAP_INTMIT:            /* interference mitigation */
 894                 switch (capability) {
 895                 case HAL_CAP_INTMIT_PRESENT:            /* hardware capability */
 896                         return HAL_OK;
 897                 case HAL_CAP_INTMIT_ENABLE:
 898                         return (ahp->ah_procPhyErr & HAL_ANI_ENA) ?
 899                                 HAL_OK : HAL_ENXIO;
 900                 case HAL_CAP_INTMIT_NOISE_IMMUNITY_LEVEL:
 901                 case HAL_CAP_INTMIT_OFDM_WEAK_SIGNAL_LEVEL:
 902                 case HAL_CAP_INTMIT_CCK_WEAK_SIGNAL_THR:
 903                 case HAL_CAP_INTMIT_FIRSTEP_LEVEL:
 904                 case HAL_CAP_INTMIT_SPUR_IMMUNITY_LEVEL:
 905                         ani = ar5212AniGetCurrentState(ah);
 906                         if (ani == AH_NULL)
 907                                 return HAL_ENXIO;
 908                         switch (capability) {
 909                         case 2: *result = ani->noiseImmunityLevel; break;
 910                         case 3: *result = !ani->ofdmWeakSigDetectOff; break;
 911                         case 4: *result = ani->cckWeakSigThreshold; break;
 912                         case 5: *result = ani->firstepLevel; break;
 913                         case 6: *result = ani->spurImmunityLevel; break;
 914                         }
 915                         return HAL_OK;
 916                 }
 917                 return HAL_EINVAL;
 918         default:
 919                 return ath_hal_getcapability(ah, type, capability, result);
 920         }
 921 #undef MACVERSION
 922 }
 923
 924 HAL_BOOL
 925 ar5212SetCapability(struct ath_hal *ah, HAL_CAPABILITY_TYPE type,
 926         uint32_t capability, uint32_t setting, HAL_STATUS *status)
 927 {
 928 #define N(a)    (sizeof(a)/sizeof(a[0]))
 929         struct ath_hal_5212 *ahp = AH5212(ah);
 930         const HAL_CAPABILITIES *pCap = &AH_PRIVATE(ah)->ah_caps;
 931         uint32_t v;
 932
 933         switch (type) {
 934         case HAL_CAP_TKIP_MIC:          /* handle TKIP MIC in hardware */
 935                 if (setting)
 936                         ahp->ah_staId1Defaults |= AR_STA_ID1_CRPT_MIC_ENABLE;
 937                 else
 938                         ahp->ah_staId1Defaults &= ~AR_STA_ID1_CRPT_MIC_ENABLE;
 939                 return AH_TRUE;
 940         case HAL_CAP_TKIP_SPLIT:        /* hardware TKIP uses split keys */
 941                 if (!pCap->halTkipMicTxRxKeySupport)
 942                         return AH_FALSE;
 943                 /* NB: true =>'s use split key cache layout */
 944                 if (setting)
 945                         ahp->ah_miscMode &= ~AR_MISC_MODE_MIC_NEW_LOC_ENABLE;
 946                 else
 947                         ahp->ah_miscMode |= AR_MISC_MODE_MIC_NEW_LOC_ENABLE;
 948                 /* NB: write here so keys can be setup w/o a reset */
 949                 OS_REG_WRITE(ah, AR_MISC_MODE, OS_REG_READ(ah, AR_MISC_MODE) | ahp->ah_miscMode);
 950                 return AH_TRUE;
 951         case HAL_CAP_DIVERSITY:
 952                 if (ahp->ah_phyPowerOn) {
 953                         v = OS_REG_READ(ah, AR_PHY_CCK_DETECT);
 954                         if (setting)
 955                                 v |= AR_PHY_CCK_DETECT_BB_ENABLE_ANT_FAST_DIV;
 956                         else
 957                                 v &= ~AR_PHY_CCK_DETECT_BB_ENABLE_ANT_FAST_DIV;
 958                         OS_REG_WRITE(ah, AR_PHY_CCK_DETECT, v);
 959                 }
 960                 ahp->ah_diversity = (setting != 0);
 961                 return AH_TRUE;
 962         case HAL_CAP_DIAG:              /* hardware diagnostic support */
 963                 /*
 964                  * NB: could split this up into virtual capabilities,
 965                  *     (e.g. 1 => ACK, 2 => CTS, etc.) but it hardly
 966                  *     seems worth the additional complexity.
 967                  */
 968                 AH_PRIVATE(ah)->ah_diagreg = setting;
 969                 OS_REG_WRITE(ah, AR_DIAG_SW, AH_PRIVATE(ah)->ah_diagreg);
 970                 return AH_TRUE;
 971         case HAL_CAP_TPC:
 972                 ahp->ah_tpcEnabled = (setting != 0);
 973                 return AH_TRUE;
 974         case HAL_CAP_MCAST_KEYSRCH:     /* multicast frame keycache search */
 975                 if (setting)
 976                         ahp->ah_staId1Defaults |= AR_STA_ID1_MCAST_KSRCH;
 977                 else
 978                         ahp->ah_staId1Defaults &= ~AR_STA_ID1_MCAST_KSRCH;
 979                 return AH_TRUE;
 980         case HAL_CAP_TPC_ACK:
 981         case HAL_CAP_TPC_CTS:
 982                 setting += ahp->ah_txPowerIndexOffset;
 983                 if (setting > 63)
 984                         setting = 63;
 985                 if (type == HAL_CAP_TPC_ACK) {
 986                         ahp->ah_macTPC &= AR_TPC_ACK;
 987                         ahp->ah_macTPC |= MS(setting, AR_TPC_ACK);
 988                 } else {
 989                         ahp->ah_macTPC &= AR_TPC_CTS;
 990                         ahp->ah_macTPC |= MS(setting, AR_TPC_CTS);
 991                 }
 992                 OS_REG_WRITE(ah, AR_TPC, ahp->ah_macTPC);
 993                 return AH_TRUE;
 994         case HAL_CAP_INTMIT: {          /* interference mitigation */
 995                 /* This maps the public ANI commands to the internal ANI commands */
 996                 /* Private: HAL_ANI_CMD; Public: HAL_CAP_INTMIT_CMD */
 997                 static const HAL_ANI_CMD cmds[] = {
 998                         HAL_ANI_PRESENT,
 999                         HAL_ANI_MODE,
1000                         HAL_ANI_NOISE_IMMUNITY_LEVEL,
1001                         HAL_ANI_OFDM_WEAK_SIGNAL_DETECTION,
1002                         HAL_ANI_CCK_WEAK_SIGNAL_THR,
1003                         HAL_ANI_FIRSTEP_LEVEL,
1004                         HAL_ANI_SPUR_IMMUNITY_LEVEL,
1005                 };
1006                 return capability < N(cmds) ?
1007                         AH5212(ah)->ah_aniControl(ah, cmds[capability], setting) :
1008                         AH_FALSE;
1009         }
1010         case HAL_CAP_TSF_ADJUST:        /* hardware has beacon tsf adjust */
1011                 if (pCap->halTsfAddSupport) {
1012                         if (setting)
1013                                 ahp->ah_miscMode |= AR_MISC_MODE_TX_ADD_TSF;
1014                         else
1015                                 ahp->ah_miscMode &= ~AR_MISC_MODE_TX_ADD_TSF;
1016                         return AH_TRUE;
1017                 }
1018                 /* fall thru... */
1019         default:
1020                 return ath_hal_setcapability(ah, type, capability,
1021                                 setting, status);
1022         }
1023 #undef N
1024 }
1025
1026 HAL_BOOL
1027 ar5212GetDiagState(struct ath_hal *ah, int request,
1028         const void *args, uint32_t argsize,
1029         void **result, uint32_t *resultsize)
1030 {
1031         struct ath_hal_5212 *ahp = AH5212(ah);
1032
1033         (void) ahp;
1034         if (ath_hal_getdiagstate(ah, request, args, argsize, result, resultsize))
1035                 return AH_TRUE;
1036         switch (request) {
1037         case HAL_DIAG_EEPROM:
1038         case HAL_DIAG_EEPROM_EXP_11A:
1039         case HAL_DIAG_EEPROM_EXP_11B:
1040         case HAL_DIAG_EEPROM_EXP_11G:
1041         case HAL_DIAG_RFGAIN:
1042                 return ath_hal_eepromDiag(ah, request,
1043                     args, argsize, result, resultsize);
1044         case HAL_DIAG_RFGAIN_CURSTEP:
1045                 *result = __DECONST(void *, ahp->ah_gainValues.currStep);
1046                 *resultsize = (*result == AH_NULL) ?
1047                         0 : sizeof(GAIN_OPTIMIZATION_STEP);
1048                 return AH_TRUE;
1049         case HAL_DIAG_PCDAC:
1050                 *result = ahp->ah_pcdacTable;
1051                 *resultsize = ahp->ah_pcdacTableSize;
1052                 return AH_TRUE;
1053         case HAL_DIAG_TXRATES:
1054                 *result = &ahp->ah_ratesArray[0];
1055                 *resultsize = sizeof(ahp->ah_ratesArray);
1056                 return AH_TRUE;
1057         case HAL_DIAG_ANI_CURRENT:
1058                 *result = ar5212AniGetCurrentState(ah);
1059                 *resultsize = (*result == AH_NULL) ?
1060                         0 : sizeof(struct ar5212AniState);
1061                 return AH_TRUE;
1062         case HAL_DIAG_ANI_STATS:
1063                 *result = ar5212AniGetCurrentStats(ah);
1064                 *resultsize = (*result == AH_NULL) ?
1065                         0 : sizeof(struct ar5212Stats);
1066                 return AH_TRUE;
1067         case HAL_DIAG_ANI_CMD:
1068                 if (argsize != 2*sizeof(uint32_t))
1069                         return AH_FALSE;
1070                 AH5212(ah)->ah_aniControl(ah, ((const uint32_t *)args)[0],
1071                         ((const uint32_t *)args)[1]);
1072                 return AH_TRUE;
1073         case HAL_DIAG_ANI_PARAMS:
1074                 /*
1075                  * NB: We assume struct ar5212AniParams is identical
1076                  * to HAL_ANI_PARAMS; if they diverge then we'll need
1077                  * to handle it here
1078                  */
1079                 if (argsize == 0 && args == AH_NULL) {
1080                         struct ar5212AniState *aniState =
1081                             ar5212AniGetCurrentState(ah);
1082                         if (aniState == AH_NULL)
1083                                 return AH_FALSE;
1084                         *result = __DECONST(void *, aniState->params);
1085                         *resultsize = sizeof(struct ar5212AniParams);
1086                         return AH_TRUE;
1087                 } else {
1088                         if (argsize != sizeof(struct ar5212AniParams))
1089                                 return AH_FALSE;
1090                         return ar5212AniSetParams(ah, args, args);
1091                 }
1092         }
1093         return AH_FALSE;
1094 }
1095
1096 /*
1097  * Check whether there's an in-progress NF completion.
1098  *
1099  * Returns AH_TRUE if there's a in-progress NF calibration, AH_FALSE
1100  * otherwise.
1101  */
1102 HAL_BOOL
1103 ar5212IsNFCalInProgress(struct ath_hal *ah)
1104 {
1105         if (OS_REG_READ(ah, AR_PHY_AGC_CONTROL) & AR_PHY_AGC_CONTROL_NF)
1106                 return AH_TRUE;
1107         return AH_FALSE;
1108 }
1109
1110 /*
1111  * Wait for an in-progress NF calibration to complete.
1112  *
1113  * The completion function waits "i" times 10uS.
1114  * It returns AH_TRUE if the NF calibration completed (or was never
1115  * in progress); AH_FALSE if it was still in progress after "i" checks.
1116  */
1117 HAL_BOOL
1118 ar5212WaitNFCalComplete(struct ath_hal *ah, int i)
1119 {
1120         int j;
1121         if (i <= 0)
1122                 i = 1;    /* it should run at least once */
1123         for (j = 0; j < i; j++) {
1124                 if (! ar5212IsNFCalInProgress(ah))
1125                         return AH_TRUE;
1126                 OS_DELAY(10);
1127         }
1128         return AH_FALSE;
1129 }
1130
1131 void
1132 ar5212EnableDfs(struct ath_hal *ah, HAL_PHYERR_PARAM *pe)
1133 {
1134         uint32_t val;
1135         val = OS_REG_READ(ah, AR_PHY_RADAR_0);
1136
1137         if (pe->pe_firpwr != HAL_PHYERR_PARAM_NOVAL) {
1138                 val &= ~AR_PHY_RADAR_0_FIRPWR;
1139                 val |= SM(pe->pe_firpwr, AR_PHY_RADAR_0_FIRPWR);
1140         }
1141         if (pe->pe_rrssi != HAL_PHYERR_PARAM_NOVAL) {
1142                 val &= ~AR_PHY_RADAR_0_RRSSI;
1143                 val |= SM(pe->pe_rrssi, AR_PHY_RADAR_0_RRSSI);
1144         }
1145         if (pe->pe_height != HAL_PHYERR_PARAM_NOVAL) {
1146                 val &= ~AR_PHY_RADAR_0_HEIGHT;
1147                 val |= SM(pe->pe_height, AR_PHY_RADAR_0_HEIGHT);
1148         }
1149         if (pe->pe_prssi != HAL_PHYERR_PARAM_NOVAL) {
1150                 val &= ~AR_PHY_RADAR_0_PRSSI;
1151                 val |= SM(pe->pe_prssi, AR_PHY_RADAR_0_PRSSI);
1152         }
1153         if (pe->pe_inband != HAL_PHYERR_PARAM_NOVAL) {
1154                 val &= ~AR_PHY_RADAR_0_INBAND;
1155                 val |= SM(pe->pe_inband, AR_PHY_RADAR_0_INBAND);
1156         }
1157         OS_REG_WRITE(ah, AR_PHY_RADAR_0, val | AR_PHY_RADAR_0_ENA);
1158 }
1159
1160 void
1161 ar5212GetDfsThresh(struct ath_hal *ah, HAL_PHYERR_PARAM *pe)
1162 {
1163         uint32_t val,temp;
1164
1165         val = OS_REG_READ(ah, AR_PHY_RADAR_0);
1166
1167         temp = MS(val,AR_PHY_RADAR_0_FIRPWR);
1168         temp |= 0xFFFFFF80;
1169         pe->pe_firpwr = temp;
1170         pe->pe_rrssi = MS(val, AR_PHY_RADAR_0_RRSSI);
1171         pe->pe_height =  MS(val, AR_PHY_RADAR_0_HEIGHT);
1172         pe->pe_prssi = MS(val, AR_PHY_RADAR_0_PRSSI);
1173         pe->pe_inband = MS(val, AR_PHY_RADAR_0_INBAND);
1174
1175         pe->pe_relpwr = 0;
1176         pe->pe_relstep = 0;
1177         pe->pe_maxlen = 0;
1178         pe->pe_extchannel = AH_FALSE;
1179 }
1180
1181 /*
1182  * Process the radar phy error and extract the pulse duration.
1183  */
1184 HAL_BOOL
1185 ar5212ProcessRadarEvent(struct ath_hal *ah, struct ath_rx_status *rxs,
1186     uint64_t fulltsf, const char *buf, HAL_DFS_EVENT *event)
1187 {
1188         uint8_t dur;
1189         uint8_t rssi;
1190
1191         /* Check whether the given phy error is a radar event */
1192         if ((rxs->rs_phyerr != HAL_PHYERR_RADAR) &&
1193             (rxs->rs_phyerr != HAL_PHYERR_FALSE_RADAR_EXT))
1194                 return AH_FALSE;
1195
1196         /*
1197          * The first byte is the pulse width - if there's
1198          * no data, simply set the duration to 0
1199          */
1200         if (rxs->rs_datalen >= 1)
1201                 /* The pulse width is byte 0 of the data */
1202                 dur = ((uint8_t) buf[0]) & 0xff;
1203         else
1204                 dur = 0;
1205
1206         /* Pulse RSSI is the normal reported RSSI */
1207         rssi = (uint8_t) rxs->rs_rssi;
1208
1209         /* 0 duration/rssi is not a valid radar event */
1210         if (dur == 0 && rssi == 0)
1211                 return AH_FALSE;
1212
1213         HALDEBUG(ah, HAL_DEBUG_DFS, "%s: rssi=%d, dur=%d\n",
1214             __func__, rssi, dur);
1215
1216         /* Record the event */
1217         event->re_full_ts = fulltsf;
1218         event->re_ts = rxs->rs_tstamp;
1219         event->re_rssi = rssi;
1220         event->re_dur = dur;
1221         event->re_flags = HAL_DFS_EVENT_PRICH;
1222
1223         return AH_TRUE;
1224 }
1225
1226 /*
1227  * Return whether 5GHz fast-clock (44MHz) is enabled.
1228  * It's always disabled for AR5212 series NICs.
1229  */
1230 HAL_BOOL
1231 ar5212IsFastClockEnabled(struct ath_hal *ah)
1232 {
1233         return AH_FALSE;
1234 }