sys/mips/nlm/hal/pcibus.h

   1 /*-
   2  * Copyright 2003-2011 Netlogic Microsystems (Netlogic). All rights
   3  * reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions are
   7  * met:
   8  *
   9  * 1. Redistributions of source code must retain the above copyright
  10  *    notice, this list of conditions and the following disclaimer.
  11  * 2. Redistributions in binary form must reproduce the above copyright
  12  *    notice, this list of conditions and the following disclaimer in
  13  *    the documentation and/or other materials provided with the
  14  *    distribution.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY Netlogic Microsystems ``AS IS'' AND
  17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  19  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL NETLOGIC OR CONTRIBUTORS BE
  20  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  21  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  22  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  23  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  24  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  25  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  26  * THE POSSIBILITY OF SUCH DAMAGE.
  27  *
  28  * NETLOGIC_BSD
  29  * $FreeBSD$
  30  */
  31
  32 #ifndef __XLP_PCIBUS_H__
  33 #define __XLP_PCIBUS_H__
  34
  35 #define MSI_MIPS_ADDR_BASE              0xfee00000
  36 /* MSI support */
  37 #define MSI_MIPS_ADDR_DEST              0x000ff000
  38 #define MSI_MIPS_ADDR_RH                0x00000008
  39 #define MSI_MIPS_ADDR_RH_OFF            0x00000000
  40 #define MSI_MIPS_ADDR_RH_ON             0x00000008
  41 #define MSI_MIPS_ADDR_DM                0x00000004
  42 #define MSI_MIPS_ADDR_DM_PHYSICAL       0x00000000
  43 #define MSI_MIPS_ADDR_DM_LOGICAL        0x00000004
  44
  45 /* Fields in data for Intel MSI messages. */
  46 #define MSI_MIPS_DATA_TRGRMOD           0x00008000      /* Trigger mode */
  47 #define MSI_MIPS_DATA_TRGREDG           0x00000000      /* edge */
  48 #define MSI_MIPS_DATA_TRGRLVL           0x00008000      /* level */
  49
  50 #define MSI_MIPS_DATA_LEVEL             0x00004000      /* Polarity. */
  51 #define MSI_MIPS_DATA_DEASSERT          0x00000000
  52 #define MSI_MIPS_DATA_ASSERT            0x00004000
  53
  54 #define MSI_MIPS_DATA_DELMOD            0x00000700      /* Delivery Mode */
  55 #define MSI_MIPS_DATA_DELFIXED          0x00000000      /* fixed */
  56 #define MSI_MIPS_DATA_DELLOPRI          0x00000100      /* lowest priority */
  57
  58 #define MSI_MIPS_DATA_INTVEC            0x000000ff
  59
  60 /*
  61  * Build Intel MSI message and data values from a source.  AMD64 systems
  62  * seem to be compatible, so we use the same function for both.
  63  */
  64 #define MIPS_MSI_ADDR(cpu)                                             \
  65         (MSI_MIPS_ADDR_BASE | (cpu) << 12 |                            \
  66          MSI_MIPS_ADDR_RH_OFF | MSI_MIPS_ADDR_DM_PHYSICAL)
  67
  68 #define MIPS_MSI_DATA(irq)                                             \
  69         (MSI_MIPS_DATA_TRGRLVL | MSI_MIPS_DATA_DELFIXED |              \
  70          MSI_MIPS_DATA_ASSERT | (irq))
  71
  72 #define PCIE_BRIDGE_CMD         0x1
  73 #define PCIE_BRIDGE_MSI_CAP     0x14
  74 #define PCIE_BRIDGE_MSI_ADDRL   0x15
  75 #define PCIE_BRIDGE_MSI_ADDRH   0x16
  76 #define PCIE_BRIDGE_MSI_DATA    0x17
  77
  78 /* XLP Global PCIE configuration space registers */
  79 #define PCIE_MSI_STATUS         0x25A
  80 #define PCIE_MSI_EN             0x25B
  81 #define PCIE_INT_EN0            0x261
  82
  83 /* PCIE_MSI_EN */
  84 #define PCIE_MSI_VECTOR_INT_EN          0xFFFFFFFF
  85
  86 /* PCIE_INT_EN0 */
  87 #define PCIE_MSI_INT_EN                 (1 << 9)
  88
  89 #endif /* __XLP_PCIBUS_H__ */