sys/arm/arm/disassem.c

   1 /*      $NetBSD: disassem.c,v 1.14 2003/03/27 16:58:36 mycroft Exp $    */
   2
   3 /*-
   4  * Copyright (c) 1996 Mark Brinicombe.
   5  * Copyright (c) 1996 Brini.
   6  *
   7  * All rights reserved.
   8  *
   9  * Redistribution and use in source and binary forms, with or without
  10  * modification, are permitted provided that the following conditions
  11  * are met:
  12  * 1. Redistributions of source code must retain the above copyright
  13  *    notice, this list of conditions and the following disclaimer.
  14  * 2. Redistributions in binary form must reproduce the above copyright
  15  *    notice, this list of conditions and the following disclaimer in the
  16  *    documentation and/or other materials provided with the distribution.
  17  * 3. All advertising materials mentioning features or use of this software
  18  *    must display the following acknowledgement:
  19  *      This product includes software developed by Brini.
  20  * 4. The name of the company nor the name of the author may be used to
  21  *    endorse or promote products derived from this software without specific
  22  *    prior written permission.
  23  *
  24  * THIS SOFTWARE IS PROVIDED BY BRINI ``AS IS'' AND ANY EXPRESS OR IMPLIED
  25  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  26  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  27  * IN NO EVENT SHALL BRINI OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT,
  28  * INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  29  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
  30  * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  31  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  32  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  33  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  34  * SUCH DAMAGE.
  35  *
  36  * RiscBSD kernel project
  37  *
  38  * db_disasm.c
  39  *
  40  * Kernel disassembler
  41  *
  42  * Created      : 10/02/96
  43  *
  44  * Structured after the sparc/sparc/db_disasm.c by David S. Miller &
  45  * Paul Kranenburg
  46  *
  47  * This code is not complete. Not all instructions are disassembled.
  48  */
  49
  50 #include <sys/cdefs.h>
  51 __FBSDID("$FreeBSD$");
  52 #include <sys/param.h>
  53
  54
  55 #include <sys/systm.h>
  56 #include <machine/disassem.h>
  57 #include <machine/armreg.h>
  58 #include <ddb/ddb.h>
  59
  60 /*
  61  * General instruction format
  62  *
  63  *      insn[cc][mod]   [operands]
  64  *
  65  * Those fields with an uppercase format code indicate that the field
  66  * follows directly after the instruction before the separator i.e.
  67  * they modify the instruction rather than just being an operand to
  68  * the instruction. The only exception is the writeback flag which
  69  * follows a operand.
  70  *
  71  *
  72  * 2 - print Operand 2 of a data processing instruction
  73  * d - destination register (bits 12-15)
  74  * n - n register (bits 16-19)
  75  * s - s register (bits 8-11)
  76  * o - indirect register rn (bits 16-19) (used by swap)
  77  * m - m register (bits 0-3)
  78  * a - address operand of ldr/str instruction
  79  * l - register list for ldm/stm instruction
  80  * f - 1st fp operand (register) (bits 12-14)
  81  * g - 2nd fp operand (register) (bits 16-18)
  82  * h - 3rd fp operand (register/immediate) (bits 0-4)
  83  * b - branch address
  84  * t - thumb branch address (bits 24, 0-23)
  85  * k - breakpoint comment (bits 0-3, 8-19)
  86  * X - block transfer type
  87  * Y - block transfer type (r13 base)
  88  * c - comment field bits(0-23)
  89  * p - saved or current status register
  90  * F - PSR transfer fields
  91  * D - destination-is-r15 (P) flag on TST, TEQ, CMP, CMN
  92  * L - co-processor transfer size
  93  * S - set status flag
  94  * P - fp precision
  95  * Q - fp precision (for ldf/stf)
  96  * R - fp rounding
  97  * v - co-processor data transfer registers + addressing mode
  98  * W - writeback flag
  99  * x - instruction in hex
 100  * # - co-processor number
 101  * y - co-processor data processing registers
 102  * z - co-processor register transfer registers
 103  */
 104
 105 struct arm32_insn {
 106         u_int mask;
 107         u_int pattern;
 108         char* name;
 109         char* format;
 110 };
 111
 112 static const struct arm32_insn arm32_i[] = {
 113     { 0x0fffffff, 0x0ff00000, "imb",    "c" },          /* Before swi */
 114     { 0x0fffffff, 0x0ff00001, "imbrange",       "c" },  /* Before swi */
 115     { 0x0f000000, 0x0f000000, "swi",    "c" },
 116     { 0xfe000000, 0xfa000000, "blx",    "t" },          /* Before b and bl */
 117     { 0x0f000000, 0x0a000000, "b",      "b" },
 118     { 0x0f000000, 0x0b000000, "bl",     "b" },
 119     { 0x0fe000f0, 0x00000090, "mul",    "Snms" },
 120     { 0x0fe000f0, 0x00200090, "mla",    "Snmsd" },
 121     { 0x0fe000f0, 0x00800090, "umull",  "Sdnms" },
 122     { 0x0fe000f0, 0x00c00090, "smull",  "Sdnms" },
 123     { 0x0fe000f0, 0x00a00090, "umlal",  "Sdnms" },
 124     { 0x0fe000f0, 0x00e00090, "smlal",  "Sdnms" },
 125     { 0x0d700000, 0x04200000, "strt",   "daW" },
 126     { 0x0d700000, 0x04300000, "ldrt",   "daW" },
 127     { 0x0d700000, 0x04600000, "strbt",  "daW" },
 128     { 0x0d700000, 0x04700000, "ldrbt",  "daW" },
 129     { 0x0c500000, 0x04000000, "str",    "daW" },
 130     { 0x0c500000, 0x04100000, "ldr",    "daW" },
 131     { 0x0c500000, 0x04400000, "strb",   "daW" },
 132     { 0x0c500000, 0x04500000, "ldrb",   "daW" },
 133 #if defined(__FreeBSD_ARCH_armv6__)  || (defined(__ARM_ARCH) && __ARM_ARCH >= 6)
 134     { 0xffffffff, 0xf57ff01f, "clrex",  "c" },
 135     { 0x0ff00ff0, 0x01800f90, "strex",  "dmo" },
 136     { 0x0ff00fff, 0x01900f9f, "ldrex",  "do" },
 137     { 0x0ff00ff0, 0x01a00f90, "strexd", "dmo" },
 138     { 0x0ff00fff, 0x01b00f9f, "ldrexd", "do" },
 139     { 0x0ff00ff0, 0x01c00f90, "strexb", "dmo" },
 140     { 0x0ff00fff, 0x01d00f9f, "ldrexb", "do" },
 141     { 0x0ff00ff0, 0x01e00f90, "strexh", "dmo" },
 142     { 0x0ff00fff, 0x01f00f9f, "ldrexh", "do" },
 143 #endif
 144     { 0x0e1f0000, 0x080d0000, "stm",    "YnWl" },/* separate out r13 base */
 145     { 0x0e1f0000, 0x081d0000, "ldm",    "YnWl" },/* separate out r13 base */
 146     { 0x0e100000, 0x08000000, "stm",    "XnWl" },
 147     { 0x0e100000, 0x08100000, "ldm",    "XnWl" },
 148     { 0x0e1000f0, 0x00100090, "ldrb",   "de" },
 149     { 0x0e1000f0, 0x00000090, "strb",   "de" },
 150     { 0x0e1000f0, 0x001000d0, "ldrsb",  "de" },
 151     { 0x0e1000f0, 0x001000b0, "ldrh",   "de" },
 152     { 0x0e1000f0, 0x000000b0, "strh",   "de" },
 153     { 0x0e1000f0, 0x001000f0, "ldrsh",  "de" },
 154     { 0x0f200090, 0x00200090, "und",    "x" },  /* Before data processing */
 155     { 0x0e1000d0, 0x000000d0, "und",    "x" },  /* Before data processing */
 156     { 0x0ff00ff0, 0x01000090, "swp",    "dmo" },
 157     { 0x0ff00ff0, 0x01400090, "swpb",   "dmo" },
 158     { 0x0fbf0fff, 0x010f0000, "mrs",    "dp" }, /* Before data processing */
 159     { 0x0fb0fff0, 0x0120f000, "msr",    "pFm" },/* Before data processing */
 160     { 0x0fb0f000, 0x0320f000, "msr",    "pF2" },/* Before data processing */
 161     { 0x0ffffff0, 0x012fff10, "bx",     "m" },
 162     { 0x0fff0ff0, 0x016f0f10, "clz",    "dm" },
 163     { 0x0ffffff0, 0x012fff30, "blx",    "m" },
 164     { 0xfff000f0, 0xe1200070, "bkpt",   "k" },
 165     { 0x0de00000, 0x00000000, "and",    "Sdn2" },
 166     { 0x0de00000, 0x00200000, "eor",    "Sdn2" },
 167     { 0x0de00000, 0x00400000, "sub",    "Sdn2" },
 168     { 0x0de00000, 0x00600000, "rsb",    "Sdn2" },
 169     { 0x0de00000, 0x00800000, "add",    "Sdn2" },
 170     { 0x0de00000, 0x00a00000, "adc",    "Sdn2" },
 171     { 0x0de00000, 0x00c00000, "sbc",    "Sdn2" },
 172     { 0x0de00000, 0x00e00000, "rsc",    "Sdn2" },
 173     { 0x0df00000, 0x01100000, "tst",    "Dn2" },
 174     { 0x0df00000, 0x01300000, "teq",    "Dn2" },
 175     { 0x0de00000, 0x01400000, "cmp",    "Dn2" },
 176     { 0x0de00000, 0x01600000, "cmn",    "Dn2" },
 177     { 0x0de00000, 0x01800000, "orr",    "Sdn2" },
 178     { 0x0de00000, 0x01a00000, "mov",    "Sd2" },
 179     { 0x0de00000, 0x01c00000, "bic",    "Sdn2" },
 180     { 0x0de00000, 0x01e00000, "mvn",    "Sd2" },
 181     { 0x0ff08f10, 0x0e000100, "adf",    "PRfgh" },
 182     { 0x0ff08f10, 0x0e100100, "muf",    "PRfgh" },
 183     { 0x0ff08f10, 0x0e200100, "suf",    "PRfgh" },
 184     { 0x0ff08f10, 0x0e300100, "rsf",    "PRfgh" },
 185     { 0x0ff08f10, 0x0e400100, "dvf",    "PRfgh" },
 186     { 0x0ff08f10, 0x0e500100, "rdf",    "PRfgh" },
 187     { 0x0ff08f10, 0x0e600100, "pow",    "PRfgh" },
 188     { 0x0ff08f10, 0x0e700100, "rpw",    "PRfgh" },
 189     { 0x0ff08f10, 0x0e800100, "rmf",    "PRfgh" },
 190     { 0x0ff08f10, 0x0e900100, "fml",    "PRfgh" },
 191     { 0x0ff08f10, 0x0ea00100, "fdv",    "PRfgh" },
 192     { 0x0ff08f10, 0x0eb00100, "frd",    "PRfgh" },
 193     { 0x0ff08f10, 0x0ec00100, "pol",    "PRfgh" },
 194     { 0x0f008f10, 0x0e000100, "fpbop",  "PRfgh" },
 195     { 0x0ff08f10, 0x0e008100, "mvf",    "PRfh" },
 196     { 0x0ff08f10, 0x0e108100, "mnf",    "PRfh" },
 197     { 0x0ff08f10, 0x0e208100, "abs",    "PRfh" },
 198     { 0x0ff08f10, 0x0e308100, "rnd",    "PRfh" },
 199     { 0x0ff08f10, 0x0e408100, "sqt",    "PRfh" },
 200     { 0x0ff08f10, 0x0e508100, "log",    "PRfh" },
 201     { 0x0ff08f10, 0x0e608100, "lgn",    "PRfh" },
 202     { 0x0ff08f10, 0x0e708100, "exp",    "PRfh" },
 203     { 0x0ff08f10, 0x0e808100, "sin",    "PRfh" },
 204     { 0x0ff08f10, 0x0e908100, "cos",    "PRfh" },
 205     { 0x0ff08f10, 0x0ea08100, "tan",    "PRfh" },
 206     { 0x0ff08f10, 0x0eb08100, "asn",    "PRfh" },
 207     { 0x0ff08f10, 0x0ec08100, "acs",    "PRfh" },
 208     { 0x0ff08f10, 0x0ed08100, "atn",    "PRfh" },
 209     { 0x0f008f10, 0x0e008100, "fpuop",  "PRfh" },
 210     { 0x0e100f00, 0x0c000100, "stf",    "QLv" },
 211     { 0x0e100f00, 0x0c100100, "ldf",    "QLv" },
 212     { 0x0ff00f10, 0x0e000110, "flt",    "PRgd" },
 213     { 0x0ff00f10, 0x0e100110, "fix",    "PRdh" },
 214     { 0x0ff00f10, 0x0e200110, "wfs",    "d" },
 215     { 0x0ff00f10, 0x0e300110, "rfs",    "d" },
 216     { 0x0ff00f10, 0x0e400110, "wfc",    "d" },
 217     { 0x0ff00f10, 0x0e500110, "rfc",    "d" },
 218     { 0x0ff0ff10, 0x0e90f110, "cmf",    "PRgh" },
 219     { 0x0ff0ff10, 0x0eb0f110, "cnf",    "PRgh" },
 220     { 0x0ff0ff10, 0x0ed0f110, "cmfe",   "PRgh" },
 221     { 0x0ff0ff10, 0x0ef0f110, "cnfe",   "PRgh" },
 222     { 0xff100010, 0xfe000010, "mcr2",   "#z" },
 223     { 0x0f100010, 0x0e000010, "mcr",    "#z" },
 224     { 0xff100010, 0xfe100010, "mrc2",   "#z" },
 225     { 0x0f100010, 0x0e100010, "mrc",    "#z" },
 226     { 0xff000010, 0xfe000000, "cdp2",   "#y" },
 227     { 0x0f000010, 0x0e000000, "cdp",    "#y" },
 228     { 0xfe100090, 0xfc100000, "ldc2",   "L#v" },
 229     { 0x0e100090, 0x0c100000, "ldc",    "L#v" },
 230     { 0xfe100090, 0xfc000000, "stc2",   "L#v" },
 231     { 0x0e100090, 0x0c000000, "stc",    "L#v" },
 232     { 0x00000000, 0x00000000, NULL,     NULL }
 233 };
 234
 235 static char const arm32_insn_conditions[][4] = {
 236         "eq", "ne", "cs", "cc",
 237         "mi", "pl", "vs", "vc",
 238         "hi", "ls", "ge", "lt",
 239         "gt", "le", "",   "nv"
 240 };
 241
 242 static char const insn_block_transfers[][4] = {
 243         "da", "ia", "db", "ib"
 244 };
 245
 246 static char const insn_stack_block_transfers[][4] = {
 247         "ed", "ea", "fd", "fa"
 248 };
 249
 250 static char const op_shifts[][4] = {
 251         "lsl", "lsr", "asr", "ror"
 252 };
 253
 254 static char const insn_fpa_rounding[][2] = {
 255         "", "p", "m", "z"
 256 };
 257
 258 static char const insn_fpa_precision[][2] = {
 259         "s", "d", "e", "p"
 260 };
 261
 262 static char const insn_fpaconstants[][8] = {
 263         "0.0", "1.0", "2.0", "3.0",
 264         "4.0", "5.0", "0.5", "10.0"
 265 };
 266
 267 #define insn_condition(x)       arm32_insn_conditions[(x >> 28) & 0x0f]
 268 #define insn_blktrans(x)        insn_block_transfers[(x >> 23) & 3]
 269 #define insn_stkblktrans(x)     insn_stack_block_transfers[(x >> 23) & 3]
 270 #define op2_shift(x)            op_shifts[(x >> 5) & 3]
 271 #define insn_fparnd(x)          insn_fpa_rounding[(x >> 5) & 0x03]
 272 #define insn_fpaprec(x)         insn_fpa_precision[(((x >> 18) & 2)|(x >> 7)) & 1]
 273 #define insn_fpaprect(x)        insn_fpa_precision[(((x >> 21) & 2)|(x >> 15)) & 1]
 274 #define insn_fpaimm(x)          insn_fpaconstants[x & 0x07]
 275
 276 /* Local prototypes */
 277 static void disasm_register_shift(const disasm_interface_t *di, u_int insn);
 278 static void disasm_print_reglist(const disasm_interface_t *di, u_int insn);
 279 static void disasm_insn_ldrstr(const disasm_interface_t *di, u_int insn,
 280     u_int loc);
 281 static void disasm_insn_ldrhstrh(const disasm_interface_t *di, u_int insn,
 282     u_int loc);
 283 static void disasm_insn_ldcstc(const disasm_interface_t *di, u_int insn,
 284     u_int loc);
 285 static u_int disassemble_readword(u_int address);
 286 static void disassemble_printaddr(u_int address);
 287
 288 vm_offset_t
 289 disasm(const disasm_interface_t *di, vm_offset_t loc, int altfmt)
 290 {
 291         struct arm32_insn *i_ptr = (struct arm32_insn *)&arm32_i;
 292
 293         u_int insn;
 294         int matchp;
 295         int branch;
 296         char* f_ptr;
 297         int fmt;
 298
 299         fmt = 0;
 300         matchp = 0;
 301         insn = di->di_readword(loc);
 302
 303 /*      di->di_printf("loc=%08x insn=%08x : ", loc, insn);*/
 304
 305         while (i_ptr->name) {
 306                 if ((insn & i_ptr->mask) ==  i_ptr->pattern) {
 307                         matchp = 1;
 308                         break;
 309                 }
 310                 i_ptr++;
 311         }
 312
 313         if (!matchp) {
 314                 di->di_printf("und%s\t%08x\n", insn_condition(insn), insn);
 315                 return(loc + INSN_SIZE);
 316         }
 317
 318         /* If instruction forces condition code, don't print it. */
 319         if ((i_ptr->mask & 0xf0000000) == 0xf0000000)
 320                 di->di_printf("%s", i_ptr->name);
 321         else
 322                 di->di_printf("%s%s", i_ptr->name, insn_condition(insn));
 323
 324         f_ptr = i_ptr->format;
 325
 326         /* Insert tab if there are no instruction modifiers */
 327
 328         if (*(f_ptr) < 'A' || *(f_ptr) > 'Z') {
 329                 ++fmt;
 330                 di->di_printf("\t");
 331         }
 332
 333         while (*f_ptr) {
 334                 switch (*f_ptr) {
 335                 /* 2 - print Operand 2 of a data processing instruction */
 336                 case '2':
 337                         if (insn & 0x02000000) {
 338                                 int rotate= ((insn >> 7) & 0x1e);
 339
 340                                 di->di_printf("#0x%08x",
 341                                               (insn & 0xff) << (32 - rotate) |
 342                                               (insn & 0xff) >> rotate);
 343                         } else {
 344                                 disasm_register_shift(di, insn);
 345                         }
 346                         break;
 347                 /* d - destination register (bits 12-15) */
 348                 case 'd':
 349                         di->di_printf("r%d", ((insn >> 12) & 0x0f));
 350                         break;
 351                 /* D - insert 'p' if Rd is R15 */
 352                 case 'D':
 353                         if (((insn >> 12) & 0x0f) == 15)
 354                                 di->di_printf("p");
 355                         break;
 356                 /* n - n register (bits 16-19) */
 357                 case 'n':
 358                         di->di_printf("r%d", ((insn >> 16) & 0x0f));
 359                         break;
 360                 /* s - s register (bits 8-11) */
 361                 case 's':
 362                         di->di_printf("r%d", ((insn >> 8) & 0x0f));
 363                         break;
 364                 /* o - indirect register rn (bits 16-19) (used by swap) */
 365                 case 'o':
 366                         di->di_printf("[r%d]", ((insn >> 16) & 0x0f));
 367                         break;
 368                 /* m - m register (bits 0-4) */
 369                 case 'm':
 370                         di->di_printf("r%d", ((insn >> 0) & 0x0f));
 371                         break;
 372                 /* a - address operand of ldr/str instruction */
 373                 case 'a':
 374                         disasm_insn_ldrstr(di, insn, loc);
 375                         break;
 376                 /* e - address operand of ldrh/strh instruction */
 377                 case 'e':
 378                         disasm_insn_ldrhstrh(di, insn, loc);
 379                         break;
 380                 /* l - register list for ldm/stm instruction */
 381                 case 'l':
 382                         disasm_print_reglist(di, insn);
 383                         break;
 384                 /* f - 1st fp operand (register) (bits 12-14) */
 385                 case 'f':
 386                         di->di_printf("f%d", (insn >> 12) & 7);
 387                         break;
 388                 /* g - 2nd fp operand (register) (bits 16-18) */
 389                 case 'g':
 390                         di->di_printf("f%d", (insn >> 16) & 7);
 391                         break;
 392                 /* h - 3rd fp operand (register/immediate) (bits 0-4) */
 393                 case 'h':
 394                         if (insn & (1 << 3))
 395                                 di->di_printf("#%s", insn_fpaimm(insn));
 396                         else
 397                                 di->di_printf("f%d", insn & 7);
 398                         break;
 399                 /* b - branch address */
 400                 case 'b':
 401                         branch = ((insn << 2) & 0x03ffffff);
 402                         if (branch & 0x02000000)
 403                                 branch |= 0xfc000000;
 404                         di->di_printaddr(loc + 8 + branch);
 405                         break;
 406                 /* t - blx address */
 407                 case 't':
 408                         branch = ((insn << 2) & 0x03ffffff) |
 409                             (insn >> 23 & 0x00000002);
 410                         if (branch & 0x02000000)
 411                                 branch |= 0xfc000000;
 412                         di->di_printaddr(loc + 8 + branch);
 413                         break;
 414                 /* X - block transfer type */
 415                 case 'X':
 416                         di->di_printf("%s", insn_blktrans(insn));
 417                         break;
 418                 /* Y - block transfer type (r13 base) */
 419                 case 'Y':
 420                         di->di_printf("%s", insn_stkblktrans(insn));
 421                         break;
 422                 /* c - comment field bits(0-23) */
 423                 case 'c':
 424                         di->di_printf("0x%08x", (insn & 0x00ffffff));
 425                         break;
 426                 /* k - breakpoint comment (bits 0-3, 8-19) */
 427                 case 'k':
 428                         di->di_printf("0x%04x",
 429                             (insn & 0x000fff00) >> 4 | (insn & 0x0000000f));
 430                         break;
 431                 /* p - saved or current status register */
 432                 case 'p':
 433                         if (insn & 0x00400000)
 434                                 di->di_printf("spsr");
 435                         else
 436                                 di->di_printf("cpsr");
 437                         break;
 438                 /* F - PSR transfer fields */
 439                 case 'F':
 440                         di->di_printf("_");
 441                         if (insn & (1 << 16))
 442                                 di->di_printf("c");
 443                         if (insn & (1 << 17))
 444                                 di->di_printf("x");
 445                         if (insn & (1 << 18))
 446                                 di->di_printf("s");
 447                         if (insn & (1 << 19))
 448                                 di->di_printf("f");
 449                         break;
 450                 /* B - byte transfer flag */
 451                 case 'B':
 452                         if (insn & 0x00400000)
 453                                 di->di_printf("b");
 454                         break;
 455                 /* L - co-processor transfer size */
 456                 case 'L':
 457                         if (insn & (1 << 22))
 458                                 di->di_printf("l");
 459                         break;
 460                 /* S - set status flag */
 461                 case 'S':
 462                         if (insn & 0x00100000)
 463                                 di->di_printf("s");
 464                         break;
 465                 /* P - fp precision */
 466                 case 'P':
 467                         di->di_printf("%s", insn_fpaprec(insn));
 468                         break;
 469                 /* Q - fp precision (for ldf/stf) */
 470                 case 'Q':
 471                         break;
 472                 /* R - fp rounding */
 473                 case 'R':
 474                         di->di_printf("%s", insn_fparnd(insn));
 475                         break;
 476                 /* W - writeback flag */
 477                 case 'W':
 478                         if (insn & (1 << 21))
 479                                 di->di_printf("!");
 480                         break;
 481                 /* # - co-processor number */
 482                 case '#':
 483                         di->di_printf("p%d", (insn >> 8) & 0x0f);
 484                         break;
 485                 /* v - co-processor data transfer registers+addressing mode */
 486                 case 'v':
 487                         disasm_insn_ldcstc(di, insn, loc);
 488                         break;
 489                 /* x - instruction in hex */
 490                 case 'x':
 491                         di->di_printf("0x%08x", insn);
 492                         break;
 493                 /* y - co-processor data processing registers */
 494                 case 'y':
 495                         di->di_printf("%d, ", (insn >> 20) & 0x0f);
 496
 497                         di->di_printf("c%d, c%d, c%d", (insn >> 12) & 0x0f,
 498                             (insn >> 16) & 0x0f, insn & 0x0f);
 499
 500                         di->di_printf(", %d", (insn >> 5) & 0x07);
 501                         break;
 502                 /* z - co-processor register transfer registers */
 503                 case 'z':
 504                         di->di_printf("%d, ", (insn >> 21) & 0x07);
 505                         di->di_printf("r%d, c%d, c%d, %d",
 506                             (insn >> 12) & 0x0f, (insn >> 16) & 0x0f,
 507                             insn & 0x0f, (insn >> 5) & 0x07);
 508
 509 /*                      if (((insn >> 5) & 0x07) != 0)
 510                                 di->di_printf(", %d", (insn >> 5) & 0x07);*/
 511                         break;
 512                 default:
 513                         di->di_printf("[%c - unknown]", *f_ptr);
 514                         break;
 515                 }
 516                 if (*(f_ptr+1) >= 'A' && *(f_ptr+1) <= 'Z')
 517                         ++f_ptr;
 518                 else if (*(++f_ptr)) {
 519                         ++fmt;
 520                         if (fmt == 1)
 521                                 di->di_printf("\t");
 522                         else
 523                                 di->di_printf(", ");
 524                 }
 525         };
 526
 527         di->di_printf("\n");
 528
 529         return(loc + INSN_SIZE);
 530 }
 531
 532
 533 static void
 534 disasm_register_shift(const disasm_interface_t *di, u_int insn)
 535 {
 536         di->di_printf("r%d", (insn & 0x0f));
 537         if ((insn & 0x00000ff0) == 0)
 538                 ;
 539         else if ((insn & 0x00000ff0) == 0x00000060)
 540                 di->di_printf(", rrx");
 541         else {
 542                 if (insn & 0x10)
 543                         di->di_printf(", %s r%d", op2_shift(insn),
 544                             (insn >> 8) & 0x0f);
 545                 else
 546                         di->di_printf(", %s #%d", op2_shift(insn),
 547                             (insn >> 7) & 0x1f);
 548         }
 549 }
 550
 551
 552 static void
 553 disasm_print_reglist(const disasm_interface_t *di, u_int insn)
 554 {
 555         int loop;
 556         int start;
 557         int comma;
 558
 559         di->di_printf("{");
 560         start = -1;
 561         comma = 0;
 562
 563         for (loop = 0; loop < 17; ++loop) {
 564                 if (start != -1) {
 565                         if (loop == 16 || !(insn & (1 << loop))) {
 566                                 if (comma)
 567                                         di->di_printf(", ");
 568                                 else
 569                                         comma = 1;
 570                                 if (start == loop - 1)
 571                                         di->di_printf("r%d", start);
 572                                 else
 573                                         di->di_printf("r%d-r%d", start, loop - 1);
 574                                 start = -1;
 575                         }
 576                 } else {
 577                         if (insn & (1 << loop))
 578                                 start = loop;
 579                 }
 580         }
 581         di->di_printf("}");
 582
 583         if (insn & (1 << 22))
 584                 di->di_printf("^");
 585 }
 586
 587 static void
 588 disasm_insn_ldrstr(const disasm_interface_t *di, u_int insn, u_int loc)
 589 {
 590         int offset;
 591
 592         offset = insn & 0xfff;
 593         if ((insn & 0x032f0000) == 0x010f0000) {
 594                 /* rA = pc, immediate index */
 595                 if (insn & 0x00800000)
 596                         loc += offset;
 597                 else
 598                         loc -= offset;
 599                 di->di_printaddr(loc + 8);
 600         } else {
 601                 di->di_printf("[r%d", (insn >> 16) & 0x0f);
 602                 if ((insn & 0x03000fff) != 0x01000000) {
 603                         di->di_printf("%s, ", (insn & (1 << 24)) ? "" : "]");
 604                         if (!(insn & 0x00800000))
 605                                 di->di_printf("-");
 606                         if (insn & (1 << 25))
 607                                 disasm_register_shift(di, insn);
 608                         else
 609                                 di->di_printf("#0x%03x", offset);
 610                 }
 611                 if (insn & (1 << 24))
 612                         di->di_printf("]");
 613         }
 614 }
 615
 616 static void
 617 disasm_insn_ldrhstrh(const disasm_interface_t *di, u_int insn, u_int loc)
 618 {
 619         int offset;
 620
 621         offset = ((insn & 0xf00) >> 4) | (insn & 0xf);
 622         if ((insn & 0x004f0000) == 0x004f0000) {
 623                 /* rA = pc, immediate index */
 624                 if (insn & 0x00800000)
 625                         loc += offset;
 626                 else
 627                         loc -= offset;
 628                 di->di_printaddr(loc + 8);
 629         } else {
 630                 di->di_printf("[r%d", (insn >> 16) & 0x0f);
 631                 if ((insn & 0x01400f0f) != 0x01400000) {
 632                         di->di_printf("%s, ", (insn & (1 << 24)) ? "" : "]");
 633                         if (!(insn & 0x00800000))
 634                                 di->di_printf("-");
 635                         if (insn & (1 << 22))
 636                                 di->di_printf("#0x%02x", offset);
 637                         else
 638                                 di->di_printf("r%d", (insn & 0x0f));
 639                 }
 640                 if (insn & (1 << 24))
 641                         di->di_printf("]");
 642         }
 643 }
 644
 645 static void
 646 disasm_insn_ldcstc(const disasm_interface_t *di, u_int insn, u_int loc)
 647 {
 648         if (((insn >> 8) & 0xf) == 1)
 649                 di->di_printf("f%d, ", (insn >> 12) & 0x07);
 650         else
 651                 di->di_printf("c%d, ", (insn >> 12) & 0x0f);
 652
 653         di->di_printf("[r%d", (insn >> 16) & 0x0f);
 654
 655         di->di_printf("%s, ", (insn & (1 << 24)) ? "" : "]");
 656
 657         if (!(insn & (1 << 23)))
 658                 di->di_printf("-");
 659
 660         di->di_printf("#0x%03x", (insn & 0xff) << 2);
 661
 662         if (insn & (1 << 24))
 663                 di->di_printf("]");
 664
 665         if (insn & (1 << 21))
 666                 di->di_printf("!");
 667 }
 668
 669 static u_int
 670 disassemble_readword(u_int address)
 671 {
 672         return(*((u_int *)address));
 673 }
 674
 675 static void
 676 disassemble_printaddr(u_int address)
 677 {
 678         printf("0x%08x", address);
 679 }
 680
 681 static const disasm_interface_t disassemble_di = {
 682         disassemble_readword, disassemble_printaddr, db_printf
 683 };
 684
 685 void
 686 disassemble(u_int address)
 687 {
 688
 689         (void)disasm(&disassemble_di, address, 0);
 690 }
 691
 692 /* End of disassem.c */