sys/dev/cxgbe/common/t4_regs_values.h

   1 /*-
   2  * Copyright (c) 2011, 2016 Chelsio Communications, Inc.
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  15  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  18  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  19  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  20  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  21  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  22  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  23  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  24  * SUCH DAMAGE.
  25  *
  26  * $FreeBSD$
  27  *
  28  */
  29
  30 #ifndef __T4_REGS_VALUES_H__
  31 #define __T4_REGS_VALUES_H__
  32
  33 /*
  34  * This file contains definitions for various T4 register value hardware
  35  * constants.  The types of values encoded here are predominantly those for
  36  * register fields which control "modal" behavior.  For the most part, we do
  37  * not include definitions for register fields which are simple numeric
  38  * metrics, etc.
  39  *
  40  * These new "modal values" use a naming convention which matches the
  41  * currently existing macros in t4_reg.h.  For register field FOO which would
  42  * have S_FOO, M_FOO, V_FOO() and G_FOO() macros, we introduce X_FOO_{MODE}
  43  * definitions.  These can be used as V_FOO(X_FOO_MODE) or as (G_FOO(x) ==
  44  * X_FOO_MODE).
  45  *
  46  * Note that this should all be part of t4_regs.h but the toolset used to
  47  * generate that file doesn't [yet] have the capability of collecting these
  48  * constants.
  49  */
  50
  51 /*
  52  * SGE definitions.
  53  * ================
  54  */
  55
  56 /*
  57  * SGE register field values.
  58  */
  59
  60 /* CONTROL register */
  61 #define X_FLSPLITMODE_FLSPLITMIN        0
  62 #define X_FLSPLITMODE_ETHHDR            1
  63 #define X_FLSPLITMODE_IPHDR             2
  64 #define X_FLSPLITMODE_TCPHDR            3
  65
  66 #define X_DCASYSTYPE_FSB                0
  67 #define X_DCASYSTYPE_CSI                1
  68
  69 #define X_EGSTATPAGESIZE_64B            0
  70 #define X_EGSTATPAGESIZE_128B           1
  71
  72 #define X_RXPKTCPLMODE_DATA             0
  73 #define X_RXPKTCPLMODE_SPLIT            1
  74
  75 #define X_INGPCIEBOUNDARY_SHIFT         5
  76 #define X_INGPCIEBOUNDARY_32B           0
  77 #define X_INGPCIEBOUNDARY_64B           1
  78 #define X_INGPCIEBOUNDARY_128B          2
  79 #define X_INGPCIEBOUNDARY_256B          3
  80 #define X_INGPCIEBOUNDARY_512B          4
  81 #define X_INGPCIEBOUNDARY_1024B         5
  82 #define X_INGPCIEBOUNDARY_2048B         6
  83 #define X_INGPCIEBOUNDARY_4096B         7
  84
  85 #define X_T6_INGPADBOUNDARY_SHIFT       3
  86 #define X_T6_INGPADBOUNDARY_8B          0
  87 #define X_T6_INGPADBOUNDARY_16B         1
  88 #define X_T6_INGPADBOUNDARY_32B         2
  89 #define X_T6_INGPADBOUNDARY_64B         3
  90 #define X_T6_INGPADBOUNDARY_128B        4
  91 #define X_T6_INGPADBOUNDARY_256B        5
  92 #define X_T6_INGPADBOUNDARY_512B        6
  93 #define X_T6_INGPADBOUNDARY_1024B       7
  94
  95 #define X_INGPADBOUNDARY_SHIFT          5
  96 #define X_INGPADBOUNDARY_32B            0
  97 #define X_INGPADBOUNDARY_64B            1
  98 #define X_INGPADBOUNDARY_128B           2
  99 #define X_INGPADBOUNDARY_256B           3
 100 #define X_INGPADBOUNDARY_512B           4
 101 #define X_INGPADBOUNDARY_1024B          5
 102 #define X_INGPADBOUNDARY_2048B          6
 103 #define X_INGPADBOUNDARY_4096B          7
 104
 105 #define X_EGRPCIEBOUNDARY_SHIFT         5
 106 #define X_EGRPCIEBOUNDARY_32B           0
 107 #define X_EGRPCIEBOUNDARY_64B           1
 108 #define X_EGRPCIEBOUNDARY_128B          2
 109 #define X_EGRPCIEBOUNDARY_256B          3
 110 #define X_EGRPCIEBOUNDARY_512B          4
 111 #define X_EGRPCIEBOUNDARY_1024B         5
 112 #define X_EGRPCIEBOUNDARY_2048B         6
 113 #define X_EGRPCIEBOUNDARY_4096B         7
 114
 115 /* CONTROL2 register */
 116 #define X_INGPACKBOUNDARY_SHIFT         5       // *most* of the values ...
 117 #define X_INGPACKBOUNDARY_16B           0       // Note weird value!
 118 #define X_INGPACKBOUNDARY_64B           1
 119 #define X_INGPACKBOUNDARY_128B          2
 120 #define X_INGPACKBOUNDARY_256B          3
 121 #define X_INGPACKBOUNDARY_512B          4
 122 #define X_INGPACKBOUNDARY_1024B         5
 123 #define X_INGPACKBOUNDARY_2048B         6
 124 #define X_INGPACKBOUNDARY_4096B         7
 125
 126 /* GTS register */
 127 #define SGE_TIMERREGS                   6
 128 #define X_TIMERREG_COUNTER0             0
 129 #define X_TIMERREG_COUNTER1             1
 130 #define X_TIMERREG_COUNTER2             2
 131 #define X_TIMERREG_COUNTER3             3
 132 #define X_TIMERREG_COUNTER4             4
 133 #define X_TIMERREG_COUNTER5             5
 134 #define X_TIMERREG_RESTART_COUNTER      6
 135 #define X_TIMERREG_UPDATE_CIDX          7
 136
 137 /*
 138  * Egress Context field values
 139  */
 140 #define EC_WR_UNITS                     16
 141
 142 #define X_FETCHBURSTMIN_SHIFT           4
 143 #define X_FETCHBURSTMIN_16B             0
 144 #define X_FETCHBURSTMIN_32B             1
 145 #define X_FETCHBURSTMIN_64B             2
 146 #define X_FETCHBURSTMIN_128B            3
 147
 148 #define X_FETCHBURSTMAX_SHIFT           6
 149 #define X_FETCHBURSTMAX_64B             0
 150 #define X_FETCHBURSTMAX_128B            1
 151 #define X_FETCHBURSTMAX_256B            2
 152 #define X_FETCHBURSTMAX_512B            3
 153
 154 #define X_HOSTFCMODE_NONE               0
 155 #define X_HOSTFCMODE_INGRESS_QUEUE      1
 156 #define X_HOSTFCMODE_STATUS_PAGE        2
 157 #define X_HOSTFCMODE_BOTH               3
 158
 159 #define X_HOSTFCOWNER_UP                0
 160 #define X_HOSTFCOWNER_SGE               1
 161
 162 #define X_CIDXFLUSHTHRESH_1             0
 163 #define X_CIDXFLUSHTHRESH_2             1
 164 #define X_CIDXFLUSHTHRESH_4             2
 165 #define X_CIDXFLUSHTHRESH_8             3
 166 #define X_CIDXFLUSHTHRESH_16            4
 167 #define X_CIDXFLUSHTHRESH_32            5
 168 #define X_CIDXFLUSHTHRESH_64            6
 169 #define X_CIDXFLUSHTHRESH_128           7
 170
 171 #define X_IDXSIZE_UNIT                  64
 172
 173 #define X_BASEADDRESS_ALIGN             512
 174
 175 /*
 176  * Ingress Context field values
 177  */
 178 #define X_UPDATESCHEDULING_TIMER        0
 179 #define X_UPDATESCHEDULING_COUNTER_OPTTIMER     1
 180
 181 #define X_UPDATEDELIVERY_NONE           0
 182 #define X_UPDATEDELIVERY_INTERRUPT      1
 183 #define X_UPDATEDELIVERY_STATUS_PAGE    2
 184 #define X_UPDATEDELIVERY_BOTH           3
 185
 186 #define X_INTERRUPTDESTINATION_PCIE     0
 187 #define X_INTERRUPTDESTINATION_IQ       1
 188
 189 #define X_QUEUEENTRYSIZE_16B            0
 190 #define X_QUEUEENTRYSIZE_32B            1
 191 #define X_QUEUEENTRYSIZE_64B            2
 192 #define X_QUEUEENTRYSIZE_128B           3
 193
 194 #define IC_SIZE_UNIT                    16
 195 #define IC_BASEADDRESS_ALIGN            512
 196
 197 #define X_RSPD_TYPE_FLBUF               0
 198 #define X_RSPD_TYPE_CPL                 1
 199 #define X_RSPD_TYPE_INTR                2
 200
 201 /*
 202  * Context field definitions.  This is by no means a complete list of SGE
 203  * Context fields.  In the vast majority of cases the firmware initializes
 204  * things the way they need to be set up.  But in a few small cases, we need
 205  * to compute new values and ship them off to the firmware to be applied to
 206  * the SGE Conexts ...
 207  */
 208
 209 /*
 210  * Congestion Manager Definitions.
 211  */
 212 #define S_CONMCTXT_CNGTPMODE            19
 213 #define M_CONMCTXT_CNGTPMODE            0x3
 214 #define V_CONMCTXT_CNGTPMODE(x)         ((x) << S_CONMCTXT_CNGTPMODE)
 215 #define G_CONMCTXT_CNGTPMODE(x)  \
 216         (((x) >> S_CONMCTXT_CNGTPMODE) & M_CONMCTXT_CNGTPMODE)
 217 #define S_CONMCTXT_CNGCHMAP             0
 218 #define M_CONMCTXT_CNGCHMAP             0xffff
 219 #define V_CONMCTXT_CNGCHMAP(x)          ((x) << S_CONMCTXT_CNGCHMAP)
 220 #define G_CONMCTXT_CNGCHMAP(x)   \
 221         (((x) >> S_CONMCTXT_CNGCHMAP) & M_CONMCTXT_CNGCHMAP)
 222
 223 #define X_CONMCTXT_CNGTPMODE_DISABLE    0
 224 #define X_CONMCTXT_CNGTPMODE_QUEUE      1
 225 #define X_CONMCTXT_CNGTPMODE_CHANNEL    2
 226 #define X_CONMCTXT_CNGTPMODE_BOTH       3
 227
 228 /*
 229  * T5 and later support a new BAR2-based doorbell mechanism for Egress Queues.
 230  * The User Doorbells are each 128 bytes in length with a Simple Doorbell at
 231  * offsets 8x and a Write Combining single 64-byte Egress Queue Unit
 232  * (X_IDXSIZE_UNIT) Gather Buffer interface at offset 64.  For Ingress Queues,
 233  * we have a Going To Sleep register at offsets 8x+4.
 234  *
 235  * As noted above, we have many instances of the Simple Doorbell and Going To
 236  * Sleep registers at offsets 8x and 8x+4, respectively.  We want to use a
 237  * non-64-byte aligned offset for the Simple Doorbell in order to attempt to
 238  * avoid buffering of the writes to the Simple Doorbell and we want to use a
 239  * non-contiguous offset for the Going To Sleep writes in order to avoid
 240  * possible combining between them.
 241  */
 242 #define SGE_UDB_SIZE            128
 243 #define SGE_UDB_KDOORBELL       8
 244 #define SGE_UDB_GTS             20
 245 #define SGE_UDB_WCDOORBELL      64
 246
 247 /*
 248  * CIM definitions.
 249  * ================
 250  */
 251
 252 /*
 253  * CIM register field values.
 254  */
 255 #define X_MBOWNER_NONE                  0
 256 #define X_MBOWNER_FW                    1
 257 #define X_MBOWNER_PL                    2
 258 #define X_MBOWNER_FW_DEFERRED           3
 259
 260 /*
 261  * PCI-E definitions.
 262  * ==================
 263  */
 264
 265 #define X_WINDOW_SHIFT                  10
 266 #define X_PCIEOFST_SHIFT                10
 267
 268 /*
 269  * TP definitions.
 270  * ===============
 271  */
 272
 273 /*
 274  * TP_VLAN_PRI_MAP controls which subset of fields will be present in the
 275  * Compressed Filter Tuple for LE filters.  Each bit set in TP_VLAN_PRI_MAP
 276  * selects for a particular field being present.  These fields, when present
 277  * in the Compressed Filter Tuple, have the following widths in bits.
 278  */
 279 #define S_FT_FIRST                      S_FCOE
 280 #define S_FT_LAST                       S_FRAGMENTATION
 281
 282 #define W_FT_FCOE                       1
 283 #define W_FT_PORT                       3
 284 #define W_FT_VNIC_ID                    17
 285 #define W_FT_VLAN                       17
 286 #define W_FT_TOS                        8
 287 #define W_FT_PROTOCOL                   8
 288 #define W_FT_ETHERTYPE                  16
 289 #define W_FT_MACMATCH                   9
 290 #define W_FT_MPSHITTYPE                 3
 291 #define W_FT_FRAGMENTATION              1
 292
 293 /*
 294  * Some of the Compressed Filter Tuple fields have internal structure.  These
 295  * bit shifts/masks describe those structures.  All shifts are relative to the
 296  * base position of the fields within the Compressed Filter Tuple
 297  */
 298 #define S_FT_VLAN_VLD                   16
 299 #define V_FT_VLAN_VLD(x)                ((x) << S_FT_VLAN_VLD)
 300 #define F_FT_VLAN_VLD                   V_FT_VLAN_VLD(1U)
 301
 302 #define S_FT_VNID_ID_VF                 0
 303 #define M_FT_VNID_ID_VF                 0x7fU
 304 #define V_FT_VNID_ID_VF(x)              ((x) << S_FT_VNID_ID_VF)
 305 #define G_FT_VNID_ID_VF(x)              (((x) >> S_FT_VNID_ID_VF) & M_FT_VNID_ID_VF)
 306
 307 #define S_FT_VNID_ID_PF                 7
 308 #define M_FT_VNID_ID_PF                 0x7U
 309 #define V_FT_VNID_ID_PF(x)              ((x) << S_FT_VNID_ID_PF)
 310 #define G_FT_VNID_ID_PF(x)              (((x) >> S_FT_VNID_ID_PF) & M_FT_VNID_ID_PF)
 311
 312 #define S_FT_VNID_ID_VLD                16
 313 #define V_FT_VNID_ID_VLD(x)             ((x) << S_FT_VNID_ID_VLD)
 314 #define F_FT_VNID_ID_VLD(x)             V_FT_VNID_ID_VLD(1U)
 315
 316 #endif /* __T4_REGS_VALUES_H__ */