sys/dev/sfxge/common/medford_nic.c

   1 /*-
   2  * Copyright (c) 2015 Solarflare Communications Inc.
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions are met:
   7  *
   8  * 1. Redistributions of source code must retain the above copyright notice,
   9  *    this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright notice,
  11  *    this list of conditions and the following disclaimer in the documentation
  12  *    and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  16  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  18  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  19  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  20  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  21  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  22  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  23  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  24  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  *
  26  * The views and conclusions contained in the software and documentation are
  27  * those of the authors and should not be interpreted as representing official
  28  * policies, either expressed or implied, of the FreeBSD Project.
  29  */
  30
  31 #include <sys/cdefs.h>
  32 __FBSDID("$FreeBSD$");
  33
  34 #include "efx.h"
  35 #include "efx_impl.h"
  36
  37
  38 #if EFSYS_OPT_MEDFORD
  39
  40 static  __checkReturn   efx_rc_t
  41 efx_mcdi_get_rxdp_config(
  42         __in            efx_nic_t *enp,
  43         __out           uint32_t *end_paddingp)
  44 {
  45         efx_mcdi_req_t req;
  46         uint8_t payload[MAX(MC_CMD_GET_RXDP_CONFIG_IN_LEN,
  47                             MC_CMD_GET_RXDP_CONFIG_OUT_LEN)];
  48         uint32_t end_padding;
  49         efx_rc_t rc;
  50
  51         memset(payload, 0, sizeof (payload));
  52         req.emr_cmd = MC_CMD_GET_RXDP_CONFIG;
  53         req.emr_in_buf = payload;
  54         req.emr_in_length = MC_CMD_GET_RXDP_CONFIG_IN_LEN;
  55         req.emr_out_buf = payload;
  56         req.emr_out_length = MC_CMD_GET_RXDP_CONFIG_OUT_LEN;
  57
  58         efx_mcdi_execute(enp, &req);
  59         if (req.emr_rc != 0) {
  60                 rc = req.emr_rc;
  61                 goto fail1;
  62         }
  63
  64         if (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
  65                                     GET_RXDP_CONFIG_OUT_PAD_HOST_DMA) == 0) {
  66                 /* RX DMA end padding is disabled */
  67                 end_padding = 0;
  68         } else {
  69                 switch(MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
  70                                             GET_RXDP_CONFIG_OUT_PAD_HOST_LEN)) {
  71                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_64:
  72                         end_padding = 64;
  73                         break;
  74                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_128:
  75                         end_padding = 128;
  76                         break;
  77                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_256:
  78                         end_padding = 256;
  79                         break;
  80                 default:
  81                         rc = ENOTSUP;
  82                         goto fail2;
  83                 }
  84         }
  85
  86         *end_paddingp = end_padding;
  87
  88         return (0);
  89
  90 fail2:
  91         EFSYS_PROBE(fail2);
  92 fail1:
  93         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  94
  95         return (rc);
  96 }
  97
  98 static  __checkReturn   efx_rc_t
  99 medford_nic_get_required_pcie_bandwidth(
 100         __in            efx_nic_t *enp,
 101         __out           uint32_t *bandwidth_mbpsp)
 102 {
 103         uint32_t port_modes;
 104         uint32_t current_mode;
 105         uint32_t bandwidth;
 106         efx_rc_t rc;
 107
 108         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
 109                                     &current_mode)) != 0) {
 110                 /* No port mode info available. */
 111                 bandwidth = 0;
 112                 goto out;
 113         }
 114
 115         if ((rc = ef10_nic_get_port_mode_bandwidth(current_mode,
 116                                                     &bandwidth)) != 0)
 117                 goto fail1;
 118
 119 out:
 120         *bandwidth_mbpsp = bandwidth;
 121
 122         return (0);
 123
 124 fail1:
 125         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 126
 127         return (rc);
 128 }
 129
 130         __checkReturn   efx_rc_t
 131 medford_board_cfg(
 132         __in            efx_nic_t *enp)
 133 {
 134         efx_mcdi_iface_t *emip = &(enp->en_mcdi.em_emip);
 135         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 136         uint8_t mac_addr[6] = { 0 };
 137         uint32_t board_type = 0;
 138         ef10_link_state_t els;
 139         efx_port_t *epp = &(enp->en_port);
 140         uint32_t port;
 141         uint32_t pf;
 142         uint32_t vf;
 143         uint32_t mask;
 144         uint32_t sysclk, dpcpu_clk;
 145         uint32_t base, nvec;
 146         uint32_t end_padding;
 147         uint32_t bandwidth;
 148         efx_rc_t rc;
 149
 150         /*
 151          * FIXME: Likely to be incomplete and incorrect.
 152          * Parts of this should be shared with Huntington.
 153          */
 154
 155         if ((rc = efx_mcdi_get_port_assignment(enp, &port)) != 0)
 156                 goto fail1;
 157
 158         /*
 159          * NOTE: The MCDI protocol numbers ports from zero.
 160          * The common code MCDI interface numbers ports from one.
 161          */
 162         emip->emi_port = port + 1;
 163
 164         if ((rc = ef10_external_port_mapping(enp, port,
 165                     &encp->enc_external_port)) != 0)
 166                 goto fail2;
 167
 168         /*
 169          * Get PCIe function number from firmware (used for
 170          * per-function privilege and dynamic config info).
 171          *  - PCIe PF: pf = PF number, vf = 0xffff.
 172          *  - PCIe VF: pf = parent PF, vf = VF number.
 173          */
 174         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
 175                 goto fail3;
 176
 177         encp->enc_pf = pf;
 178         encp->enc_vf = vf;
 179
 180         /* MAC address for this function */
 181         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
 182                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
 183                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
 184                         /*
 185                          * If the static config does not include a global MAC
 186                          * address pool then the board may return a locally
 187                          * administered MAC address (this should only happen on
 188                          * incorrectly programmed boards).
 189                          */
 190                         rc = EINVAL;
 191                 }
 192         } else {
 193                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
 194         }
 195         if (rc != 0)
 196                 goto fail4;
 197
 198         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
 199
 200         /* Board configuration */
 201         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
 202         if (rc != 0) {
 203                 /* Unprivileged functions may not be able to read board cfg */
 204                 if (rc == EACCES)
 205                         board_type = 0;
 206                 else
 207                         goto fail5;
 208         }
 209
 210         encp->enc_board_type = board_type;
 211         encp->enc_clk_mult = 1; /* not used for Medford */
 212
 213         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
 214         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
 215                 goto fail6;
 216
 217         /* Obtain the default PHY advertised capabilities */
 218         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
 219                 goto fail7;
 220         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
 221         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
 222
 223         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
 224                 /*
 225                  * Interrupt testing does not work for VFs. See bug50084.
 226                  * FIXME: Does this still  apply to Medford?
 227                  */
 228                 encp->enc_bug41750_workaround = B_TRUE;
 229         }
 230
 231         /* Chained multicast is always enabled on Medford */
 232         encp->enc_bug26807_workaround = B_TRUE;
 233
 234         /* Get clock frequencies (in MHz). */
 235         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 236                 goto fail8;
 237
 238         /*
 239          * The Medford timer quantum is 1536 dpcpu_clk cycles, documented for
 240          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 241          */
 242         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
 243         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 244                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 245
 246         /* Check capabilities of running datapath firmware */
 247         if ((rc = ef10_get_datapath_caps(enp)) != 0)
 248             goto fail9;
 249
 250         /* Alignment for receive packet DMA buffers */
 251         encp->enc_rx_buf_align_start = 1;
 252
 253         /* Get the RX DMA end padding alignment configuration */
 254         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0)
 255                 goto fail10;
 256         encp->enc_rx_buf_align_end = end_padding;
 257
 258         /* Alignment for WPTR updates */
 259         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
 260
 261         /*
 262          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
 263          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
 264          * resources (allocated to this PCIe function), which is zero until
 265          * after we have allocated VIs.
 266          */
 267         encp->enc_evq_limit = 1024;
 268         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
 269         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
 270
 271         encp->enc_buftbl_limit = 0xFFFFFFFF;
 272
 273         encp->enc_piobuf_limit = MEDFORD_PIOBUF_NBUFS;
 274         encp->enc_piobuf_size = MEDFORD_PIOBUF_SIZE;
 275         encp->enc_piobuf_min_alloc_size = MEDFORD_MIN_PIO_ALLOC_SIZE;
 276
 277         /*
 278          * Get the current privilege mask. Note that this may be modified
 279          * dynamically, so this value is informational only. DO NOT use
 280          * the privilege mask to check for sufficient privileges, as that
 281          * can result in time-of-check/time-of-use bugs.
 282          */
 283         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 284                 goto fail11;
 285         encp->enc_privilege_mask = mask;
 286
 287         /* Get interrupt vector limits */
 288         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
 289                 if (EFX_PCI_FUNCTION_IS_PF(encp))
 290                         goto fail12;
 291
 292                 /* Ignore error (cannot query vector limits from a VF). */
 293                 base = 0;
 294                 nvec = 1024;
 295         }
 296         encp->enc_intr_vec_base = base;
 297         encp->enc_intr_limit = nvec;
 298
 299         /*
 300          * Maximum number of bytes into the frame the TCP header can start for
 301          * firmware assisted TSO to work.
 302          */
 303         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
 304
 305         /*
 306          * Medford stores a single global copy of VPD, not per-PF as on
 307          * Huntington.
 308          */
 309         encp->enc_vpd_is_global = B_TRUE;
 310
 311         rc = medford_nic_get_required_pcie_bandwidth(enp, &bandwidth);
 312         if (rc != 0)
 313                 goto fail13;
 314         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 315         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 316
 317         return (0);
 318
 319 fail13:
 320         EFSYS_PROBE(fail13);
 321 fail12:
 322         EFSYS_PROBE(fail12);
 323 fail11:
 324         EFSYS_PROBE(fail11);
 325 fail10:
 326         EFSYS_PROBE(fail10);
 327 fail9:
 328         EFSYS_PROBE(fail9);
 329 fail8:
 330         EFSYS_PROBE(fail8);
 331 fail7:
 332         EFSYS_PROBE(fail7);
 333 fail6:
 334         EFSYS_PROBE(fail6);
 335 fail5:
 336         EFSYS_PROBE(fail5);
 337 fail4:
 338         EFSYS_PROBE(fail4);
 339 fail3:
 340         EFSYS_PROBE(fail3);
 341 fail2:
 342         EFSYS_PROBE(fail2);
 343 fail1:
 344         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 345
 346         return (rc);
 347 }
 348
 349 #endif  /* EFSYS_OPT_MEDFORD */