contrib/llvm/lib/Target/ARM/InstPrinter/ARMInstPrinter.cpp

   1 //===-- ARMInstPrinter.cpp - Convert ARM MCInst to assembly syntax --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an ARM MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "ARMBaseInfo.h"
  16 #include "ARMInstPrinter.h"
  17 #include "ARMAddressingModes.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/MC/MCAsmInfo.h"
  20 #include "llvm/MC/MCExpr.h"
  21 #include "llvm/ADT/StringExtras.h"
  22 #include "llvm/Support/raw_ostream.h"
  23 using namespace llvm;
  24
  25 #define GET_INSTRUCTION_NAME
  26 #include "ARMGenAsmWriter.inc"
  27
  28 StringRef ARMInstPrinter::getOpcodeName(unsigned Opcode) const {
  29   return getInstructionName(Opcode);
  30 }
  31
  32 void ARMInstPrinter::printRegName(raw_ostream &OS, unsigned RegNo) const {
  33   OS << getRegisterName(RegNo);
  34 }
  35
  36 void ARMInstPrinter::printInst(const MCInst *MI, raw_ostream &O) {
  37   unsigned Opcode = MI->getOpcode();
  38
  39   // Check for MOVs and print canonical forms, instead.
  40   if (Opcode == ARM::MOVs) {
  41     // FIXME: Thumb variants?
  42     const MCOperand &Dst = MI->getOperand(0);
  43     const MCOperand &MO1 = MI->getOperand(1);
  44     const MCOperand &MO2 = MI->getOperand(2);
  45     const MCOperand &MO3 = MI->getOperand(3);
  46
  47     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO3.getImm()));
  48     printSBitModifierOperand(MI, 6, O);
  49     printPredicateOperand(MI, 4, O);
  50
  51     O << '\t' << getRegisterName(Dst.getReg())
  52       << ", " << getRegisterName(MO1.getReg());
  53
  54     if (ARM_AM::getSORegShOp(MO3.getImm()) == ARM_AM::rrx)
  55       return;
  56
  57     O << ", ";
  58
  59     if (MO2.getReg()) {
  60       O << getRegisterName(MO2.getReg());
  61       assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
  62     } else {
  63       O << "#" << ARM_AM::getSORegOffset(MO3.getImm());
  64     }
  65     return;
  66   }
  67
  68   // A8.6.123 PUSH
  69   if ((Opcode == ARM::STMDB_UPD || Opcode == ARM::t2STMDB_UPD) &&
  70       MI->getOperand(0).getReg() == ARM::SP) {
  71     O << '\t' << "push";
  72     printPredicateOperand(MI, 2, O);
  73     if (Opcode == ARM::t2STMDB_UPD)
  74       O << ".w";
  75     O << '\t';
  76     printRegisterList(MI, 4, O);
  77     return;
  78   }
  79
  80   // A8.6.122 POP
  81   if ((Opcode == ARM::LDMIA_UPD || Opcode == ARM::t2LDMIA_UPD) &&
  82       MI->getOperand(0).getReg() == ARM::SP) {
  83     O << '\t' << "pop";
  84     printPredicateOperand(MI, 2, O);
  85     if (Opcode == ARM::t2LDMIA_UPD)
  86       O << ".w";
  87     O << '\t';
  88     printRegisterList(MI, 4, O);
  89     return;
  90   }
  91
  92   // A8.6.355 VPUSH
  93   if ((Opcode == ARM::VSTMSDB_UPD || Opcode == ARM::VSTMDDB_UPD) &&
  94       MI->getOperand(0).getReg() == ARM::SP) {
  95     O << '\t' << "vpush";
  96     printPredicateOperand(MI, 2, O);
  97     O << '\t';
  98     printRegisterList(MI, 4, O);
  99     return;
 100   }
 101
 102   // A8.6.354 VPOP
 103   if ((Opcode == ARM::VLDMSIA_UPD || Opcode == ARM::VLDMDIA_UPD) &&
 104       MI->getOperand(0).getReg() == ARM::SP) {
 105     O << '\t' << "vpop";
 106     printPredicateOperand(MI, 2, O);
 107     O << '\t';
 108     printRegisterList(MI, 4, O);
 109     return;
 110   }
 111
 112   printInstruction(MI, O);
 113 }
 114
 115 void ARMInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 116                                   raw_ostream &O) {
 117   const MCOperand &Op = MI->getOperand(OpNo);
 118   if (Op.isReg()) {
 119     unsigned Reg = Op.getReg();
 120     O << getRegisterName(Reg);
 121   } else if (Op.isImm()) {
 122     O << '#' << Op.getImm();
 123   } else {
 124     assert(Op.isExpr() && "unknown operand kind in printOperand");
 125     O << *Op.getExpr();
 126   }
 127 }
 128
 129 // so_reg is a 4-operand unit corresponding to register forms of the A5.1
 130 // "Addressing Mode 1 - Data-processing operands" forms.  This includes:
 131 //    REG 0   0           - e.g. R5
 132 //    REG REG 0,SH_OPC    - e.g. R5, ROR R3
 133 //    REG 0   IMM,SH_OPC  - e.g. R5, LSL #3
 134 void ARMInstPrinter::printSORegOperand(const MCInst *MI, unsigned OpNum,
 135                                        raw_ostream &O) {
 136   const MCOperand &MO1 = MI->getOperand(OpNum);
 137   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 138   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 139
 140   O << getRegisterName(MO1.getReg());
 141
 142   // Print the shift opc.
 143   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO3.getImm());
 144   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 145   if (ShOpc == ARM_AM::rrx)
 146     return;
 147   if (MO2.getReg()) {
 148     O << ' ' << getRegisterName(MO2.getReg());
 149     assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 150   } else if (ShOpc != ARM_AM::rrx) {
 151     O << " #" << ARM_AM::getSORegOffset(MO3.getImm());
 152   }
 153 }
 154
 155 //===--------------------------------------------------------------------===//
 156 // Addressing Mode #2
 157 //===--------------------------------------------------------------------===//
 158
 159 void ARMInstPrinter::printAM2PreOrOffsetIndexOp(const MCInst *MI, unsigned Op,
 160                                                 raw_ostream &O) {
 161   const MCOperand &MO1 = MI->getOperand(Op);
 162   const MCOperand &MO2 = MI->getOperand(Op+1);
 163   const MCOperand &MO3 = MI->getOperand(Op+2);
 164
 165   O << "[" << getRegisterName(MO1.getReg());
 166
 167   if (!MO2.getReg()) {
 168     if (ARM_AM::getAM2Offset(MO3.getImm())) // Don't print +0.
 169       O << ", #"
 170         << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 171         << ARM_AM::getAM2Offset(MO3.getImm());
 172     O << "]";
 173     return;
 174   }
 175
 176   O << ", "
 177     << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 178     << getRegisterName(MO2.getReg());
 179
 180   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 181     O << ", "
 182     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 183     << " #" << ShImm;
 184   O << "]";
 185 }
 186
 187 void ARMInstPrinter::printAM2PostIndexOp(const MCInst *MI, unsigned Op,
 188                                          raw_ostream &O) {
 189   const MCOperand &MO1 = MI->getOperand(Op);
 190   const MCOperand &MO2 = MI->getOperand(Op+1);
 191   const MCOperand &MO3 = MI->getOperand(Op+2);
 192
 193   O << "[" << getRegisterName(MO1.getReg()) << "], ";
 194
 195   if (!MO2.getReg()) {
 196     unsigned ImmOffs = ARM_AM::getAM2Offset(MO3.getImm());
 197     O << '#'
 198       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 199       << ImmOffs;
 200     return;
 201   }
 202
 203   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 204     << getRegisterName(MO2.getReg());
 205
 206   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 207     O << ", "
 208     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 209     << " #" << ShImm;
 210 }
 211
 212 void ARMInstPrinter::printAddrMode2Operand(const MCInst *MI, unsigned Op,
 213                                            raw_ostream &O) {
 214   const MCOperand &MO1 = MI->getOperand(Op);
 215
 216   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 217     printOperand(MI, Op, O);
 218     return;
 219   }
 220
 221   const MCOperand &MO3 = MI->getOperand(Op+2);
 222   unsigned IdxMode = ARM_AM::getAM2IdxMode(MO3.getImm());
 223
 224   if (IdxMode == ARMII::IndexModePost) {
 225     printAM2PostIndexOp(MI, Op, O);
 226     return;
 227   }
 228   printAM2PreOrOffsetIndexOp(MI, Op, O);
 229 }
 230
 231 void ARMInstPrinter::printAddrMode2OffsetOperand(const MCInst *MI,
 232                                                  unsigned OpNum,
 233                                                  raw_ostream &O) {
 234   const MCOperand &MO1 = MI->getOperand(OpNum);
 235   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 236
 237   if (!MO1.getReg()) {
 238     unsigned ImmOffs = ARM_AM::getAM2Offset(MO2.getImm());
 239     O << '#'
 240       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 241       << ImmOffs;
 242     return;
 243   }
 244
 245   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 246     << getRegisterName(MO1.getReg());
 247
 248   if (unsigned ShImm = ARM_AM::getAM2Offset(MO2.getImm()))
 249     O << ", "
 250     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO2.getImm()))
 251     << " #" << ShImm;
 252 }
 253
 254 //===--------------------------------------------------------------------===//
 255 // Addressing Mode #3
 256 //===--------------------------------------------------------------------===//
 257
 258 void ARMInstPrinter::printAM3PostIndexOp(const MCInst *MI, unsigned Op,
 259                                          raw_ostream &O) {
 260   const MCOperand &MO1 = MI->getOperand(Op);
 261   const MCOperand &MO2 = MI->getOperand(Op+1);
 262   const MCOperand &MO3 = MI->getOperand(Op+2);
 263
 264   O << "[" << getRegisterName(MO1.getReg()) << "], ";
 265
 266   if (MO2.getReg()) {
 267     O << (char)ARM_AM::getAM3Op(MO3.getImm())
 268     << getRegisterName(MO2.getReg());
 269     return;
 270   }
 271
 272   unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm());
 273   O << '#'
 274     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 275     << ImmOffs;
 276 }
 277
 278 void ARMInstPrinter::printAM3PreOrOffsetIndexOp(const MCInst *MI, unsigned Op,
 279                                                 raw_ostream &O) {
 280   const MCOperand &MO1 = MI->getOperand(Op);
 281   const MCOperand &MO2 = MI->getOperand(Op+1);
 282   const MCOperand &MO3 = MI->getOperand(Op+2);
 283
 284   O << '[' << getRegisterName(MO1.getReg());
 285
 286   if (MO2.getReg()) {
 287     O << ", " << (char)ARM_AM::getAM3Op(MO3.getImm())
 288       << getRegisterName(MO2.getReg()) << ']';
 289     return;
 290   }
 291
 292   if (unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm()))
 293     O << ", #"
 294       << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 295       << ImmOffs;
 296   O << ']';
 297 }
 298
 299 void ARMInstPrinter::printAddrMode3Operand(const MCInst *MI, unsigned Op,
 300                                            raw_ostream &O) {
 301   const MCOperand &MO3 = MI->getOperand(Op+2);
 302   unsigned IdxMode = ARM_AM::getAM3IdxMode(MO3.getImm());
 303
 304   if (IdxMode == ARMII::IndexModePost) {
 305     printAM3PostIndexOp(MI, Op, O);
 306     return;
 307   }
 308   printAM3PreOrOffsetIndexOp(MI, Op, O);
 309 }
 310
 311 void ARMInstPrinter::printAddrMode3OffsetOperand(const MCInst *MI,
 312                                                  unsigned OpNum,
 313                                                  raw_ostream &O) {
 314   const MCOperand &MO1 = MI->getOperand(OpNum);
 315   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 316
 317   if (MO1.getReg()) {
 318     O << (char)ARM_AM::getAM3Op(MO2.getImm())
 319     << getRegisterName(MO1.getReg());
 320     return;
 321   }
 322
 323   unsigned ImmOffs = ARM_AM::getAM3Offset(MO2.getImm());
 324   O << '#'
 325     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 326     << ImmOffs;
 327 }
 328
 329 void ARMInstPrinter::printLdStmModeOperand(const MCInst *MI, unsigned OpNum,
 330                                            raw_ostream &O) {
 331   ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MI->getOperand(OpNum)
 332                                                  .getImm());
 333   O << ARM_AM::getAMSubModeStr(Mode);
 334 }
 335
 336 void ARMInstPrinter::printAddrMode5Operand(const MCInst *MI, unsigned OpNum,
 337                                            raw_ostream &O) {
 338   const MCOperand &MO1 = MI->getOperand(OpNum);
 339   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 340
 341   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 342     printOperand(MI, OpNum, O);
 343     return;
 344   }
 345
 346   O << "[" << getRegisterName(MO1.getReg());
 347
 348   if (unsigned ImmOffs = ARM_AM::getAM5Offset(MO2.getImm())) {
 349     O << ", #"
 350       << ARM_AM::getAddrOpcStr(ARM_AM::getAM5Op(MO2.getImm()))
 351       << ImmOffs * 4;
 352   }
 353   O << "]";
 354 }
 355
 356 void ARMInstPrinter::printAddrMode6Operand(const MCInst *MI, unsigned OpNum,
 357                                            raw_ostream &O) {
 358   const MCOperand &MO1 = MI->getOperand(OpNum);
 359   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 360
 361   O << "[" << getRegisterName(MO1.getReg());
 362   if (MO2.getImm()) {
 363     // FIXME: Both darwin as and GNU as violate ARM docs here.
 364     O << ", :" << (MO2.getImm() << 3);
 365   }
 366   O << "]";
 367 }
 368
 369 void ARMInstPrinter::printAddrMode7Operand(const MCInst *MI, unsigned OpNum,
 370                                            raw_ostream &O) {
 371   const MCOperand &MO1 = MI->getOperand(OpNum);
 372   O << "[" << getRegisterName(MO1.getReg()) << "]";
 373 }
 374
 375 void ARMInstPrinter::printAddrMode6OffsetOperand(const MCInst *MI,
 376                                                  unsigned OpNum,
 377                                                  raw_ostream &O) {
 378   const MCOperand &MO = MI->getOperand(OpNum);
 379   if (MO.getReg() == 0)
 380     O << "!";
 381   else
 382     O << ", " << getRegisterName(MO.getReg());
 383 }
 384
 385 void ARMInstPrinter::printBitfieldInvMaskImmOperand(const MCInst *MI,
 386                                                     unsigned OpNum,
 387                                                     raw_ostream &O) {
 388   const MCOperand &MO = MI->getOperand(OpNum);
 389   uint32_t v = ~MO.getImm();
 390   int32_t lsb = CountTrailingZeros_32(v);
 391   int32_t width = (32 - CountLeadingZeros_32 (v)) - lsb;
 392   assert(MO.isImm() && "Not a valid bf_inv_mask_imm value!");
 393   O << '#' << lsb << ", #" << width;
 394 }
 395
 396 void ARMInstPrinter::printMemBOption(const MCInst *MI, unsigned OpNum,
 397                                      raw_ostream &O) {
 398   unsigned val = MI->getOperand(OpNum).getImm();
 399   O << ARM_MB::MemBOptToString(val);
 400 }
 401
 402 void ARMInstPrinter::printShiftImmOperand(const MCInst *MI, unsigned OpNum,
 403                                           raw_ostream &O) {
 404   unsigned ShiftOp = MI->getOperand(OpNum).getImm();
 405   ARM_AM::ShiftOpc Opc = ARM_AM::getSORegShOp(ShiftOp);
 406   switch (Opc) {
 407   case ARM_AM::no_shift:
 408     return;
 409   case ARM_AM::lsl:
 410     O << ", lsl #";
 411     break;
 412   case ARM_AM::asr:
 413     O << ", asr #";
 414     break;
 415   default:
 416     assert(0 && "unexpected shift opcode for shift immediate operand");
 417   }
 418   O << ARM_AM::getSORegOffset(ShiftOp);
 419 }
 420
 421 void ARMInstPrinter::printRegisterList(const MCInst *MI, unsigned OpNum,
 422                                        raw_ostream &O) {
 423   O << "{";
 424   for (unsigned i = OpNum, e = MI->getNumOperands(); i != e; ++i) {
 425     if (i != OpNum) O << ", ";
 426     O << getRegisterName(MI->getOperand(i).getReg());
 427   }
 428   O << "}";
 429 }
 430
 431 void ARMInstPrinter::printSetendOperand(const MCInst *MI, unsigned OpNum,
 432                                         raw_ostream &O) {
 433   const MCOperand &Op = MI->getOperand(OpNum);
 434   if (Op.getImm())
 435     O << "be";
 436   else
 437     O << "le";
 438 }
 439
 440 void ARMInstPrinter::printCPSIMod(const MCInst *MI, unsigned OpNum,
 441                                   raw_ostream &O) {
 442   const MCOperand &Op = MI->getOperand(OpNum);
 443   O << ARM_PROC::IModToString(Op.getImm());
 444 }
 445
 446 void ARMInstPrinter::printCPSIFlag(const MCInst *MI, unsigned OpNum,
 447                                    raw_ostream &O) {
 448   const MCOperand &Op = MI->getOperand(OpNum);
 449   unsigned IFlags = Op.getImm();
 450   for (int i=2; i >= 0; --i)
 451     if (IFlags & (1 << i))
 452       O << ARM_PROC::IFlagsToString(1 << i);
 453 }
 454
 455 void ARMInstPrinter::printMSRMaskOperand(const MCInst *MI, unsigned OpNum,
 456                                          raw_ostream &O) {
 457   const MCOperand &Op = MI->getOperand(OpNum);
 458   unsigned SpecRegRBit = Op.getImm() >> 4;
 459   unsigned Mask = Op.getImm() & 0xf;
 460
 461   if (SpecRegRBit)
 462     O << "spsr";
 463   else
 464     O << "cpsr";
 465
 466   if (Mask) {
 467     O << '_';
 468     if (Mask & 8) O << 'f';
 469     if (Mask & 4) O << 's';
 470     if (Mask & 2) O << 'x';
 471     if (Mask & 1) O << 'c';
 472   }
 473 }
 474
 475 void ARMInstPrinter::printPredicateOperand(const MCInst *MI, unsigned OpNum,
 476                                            raw_ostream &O) {
 477   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 478   if (CC != ARMCC::AL)
 479     O << ARMCondCodeToString(CC);
 480 }
 481
 482 void ARMInstPrinter::printMandatoryPredicateOperand(const MCInst *MI,
 483                                                     unsigned OpNum,
 484                                                     raw_ostream &O) {
 485   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 486   O << ARMCondCodeToString(CC);
 487 }
 488
 489 void ARMInstPrinter::printSBitModifierOperand(const MCInst *MI, unsigned OpNum,
 490                                               raw_ostream &O) {
 491   if (MI->getOperand(OpNum).getReg()) {
 492     assert(MI->getOperand(OpNum).getReg() == ARM::CPSR &&
 493            "Expect ARM CPSR register!");
 494     O << 's';
 495   }
 496 }
 497
 498 void ARMInstPrinter::printNoHashImmediate(const MCInst *MI, unsigned OpNum,
 499                                           raw_ostream &O) {
 500   O << MI->getOperand(OpNum).getImm();
 501 }
 502
 503 void ARMInstPrinter::printPImmediate(const MCInst *MI, unsigned OpNum,
 504                                           raw_ostream &O) {
 505   O << "p" << MI->getOperand(OpNum).getImm();
 506 }
 507
 508 void ARMInstPrinter::printCImmediate(const MCInst *MI, unsigned OpNum,
 509                                           raw_ostream &O) {
 510   O << "c" << MI->getOperand(OpNum).getImm();
 511 }
 512
 513 void ARMInstPrinter::printPCLabel(const MCInst *MI, unsigned OpNum,
 514                                   raw_ostream &O) {
 515   llvm_unreachable("Unhandled PC-relative pseudo-instruction!");
 516 }
 517
 518 void ARMInstPrinter::printThumbS4ImmOperand(const MCInst *MI, unsigned OpNum,
 519                                             raw_ostream &O) {
 520   O << "#" <<  MI->getOperand(OpNum).getImm() * 4;
 521 }
 522
 523 void ARMInstPrinter::printThumbITMask(const MCInst *MI, unsigned OpNum,
 524                                       raw_ostream &O) {
 525   // (3 - the number of trailing zeros) is the number of then / else.
 526   unsigned Mask = MI->getOperand(OpNum).getImm();
 527   unsigned CondBit0 = Mask >> 4 & 1;
 528   unsigned NumTZ = CountTrailingZeros_32(Mask);
 529   assert(NumTZ <= 3 && "Invalid IT mask!");
 530   for (unsigned Pos = 3, e = NumTZ; Pos > e; --Pos) {
 531     bool T = ((Mask >> Pos) & 1) == CondBit0;
 532     if (T)
 533       O << 't';
 534     else
 535       O << 'e';
 536   }
 537 }
 538
 539 void ARMInstPrinter::printThumbAddrModeRROperand(const MCInst *MI, unsigned Op,
 540                                                  raw_ostream &O) {
 541   const MCOperand &MO1 = MI->getOperand(Op);
 542   const MCOperand &MO2 = MI->getOperand(Op + 1);
 543
 544   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 545     printOperand(MI, Op, O);
 546     return;
 547   }
 548
 549   O << "[" << getRegisterName(MO1.getReg());
 550   if (unsigned RegNum = MO2.getReg())
 551     O << ", " << getRegisterName(RegNum);
 552   O << "]";
 553 }
 554
 555 void ARMInstPrinter::printThumbAddrModeImm5SOperand(const MCInst *MI,
 556                                                     unsigned Op,
 557                                                     raw_ostream &O,
 558                                                     unsigned Scale) {
 559   const MCOperand &MO1 = MI->getOperand(Op);
 560   const MCOperand &MO2 = MI->getOperand(Op + 1);
 561
 562   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 563     printOperand(MI, Op, O);
 564     return;
 565   }
 566
 567   O << "[" << getRegisterName(MO1.getReg());
 568   if (unsigned ImmOffs = MO2.getImm())
 569     O << ", #" << ImmOffs * Scale;
 570   O << "]";
 571 }
 572
 573 void ARMInstPrinter::printThumbAddrModeImm5S1Operand(const MCInst *MI,
 574                                                      unsigned Op,
 575                                                      raw_ostream &O) {
 576   printThumbAddrModeImm5SOperand(MI, Op, O, 1);
 577 }
 578
 579 void ARMInstPrinter::printThumbAddrModeImm5S2Operand(const MCInst *MI,
 580                                                      unsigned Op,
 581                                                      raw_ostream &O) {
 582   printThumbAddrModeImm5SOperand(MI, Op, O, 2);
 583 }
 584
 585 void ARMInstPrinter::printThumbAddrModeImm5S4Operand(const MCInst *MI,
 586                                                      unsigned Op,
 587                                                      raw_ostream &O) {
 588   printThumbAddrModeImm5SOperand(MI, Op, O, 4);
 589 }
 590
 591 void ARMInstPrinter::printThumbAddrModeSPOperand(const MCInst *MI, unsigned Op,
 592                                                  raw_ostream &O) {
 593   printThumbAddrModeImm5SOperand(MI, Op, O, 4);
 594 }
 595
 596 // Constant shifts t2_so_reg is a 2-operand unit corresponding to the Thumb2
 597 // register with shift forms.
 598 // REG 0   0           - e.g. R5
 599 // REG IMM, SH_OPC     - e.g. R5, LSL #3
 600 void ARMInstPrinter::printT2SOOperand(const MCInst *MI, unsigned OpNum,
 601                                       raw_ostream &O) {
 602   const MCOperand &MO1 = MI->getOperand(OpNum);
 603   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 604
 605   unsigned Reg = MO1.getReg();
 606   O << getRegisterName(Reg);
 607
 608   // Print the shift opc.
 609   assert(MO2.isImm() && "Not a valid t2_so_reg value!");
 610   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 611   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 612   if (ShOpc != ARM_AM::rrx)
 613     O << " #" << ARM_AM::getSORegOffset(MO2.getImm());
 614 }
 615
 616 void ARMInstPrinter::printAddrModeImm12Operand(const MCInst *MI, unsigned OpNum,
 617                                                raw_ostream &O) {
 618   const MCOperand &MO1 = MI->getOperand(OpNum);
 619   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 620
 621   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 622     printOperand(MI, OpNum, O);
 623     return;
 624   }
 625
 626   O << "[" << getRegisterName(MO1.getReg());
 627
 628   int32_t OffImm = (int32_t)MO2.getImm();
 629   bool isSub = OffImm < 0;
 630   // Special value for #-0. All others are normal.
 631   if (OffImm == INT32_MIN)
 632     OffImm = 0;
 633   if (isSub)
 634     O << ", #-" << -OffImm;
 635   else if (OffImm > 0)
 636     O << ", #" << OffImm;
 637   O << "]";
 638 }
 639
 640 void ARMInstPrinter::printT2AddrModeImm8Operand(const MCInst *MI,
 641                                                 unsigned OpNum,
 642                                                 raw_ostream &O) {
 643   const MCOperand &MO1 = MI->getOperand(OpNum);
 644   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 645
 646   O << "[" << getRegisterName(MO1.getReg());
 647
 648   int32_t OffImm = (int32_t)MO2.getImm();
 649   // Don't print +0.
 650   if (OffImm < 0)
 651     O << ", #-" << -OffImm;
 652   else if (OffImm > 0)
 653     O << ", #" << OffImm;
 654   O << "]";
 655 }
 656
 657 void ARMInstPrinter::printT2AddrModeImm8s4Operand(const MCInst *MI,
 658                                                   unsigned OpNum,
 659                                                   raw_ostream &O) {
 660   const MCOperand &MO1 = MI->getOperand(OpNum);
 661   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 662
 663   O << "[" << getRegisterName(MO1.getReg());
 664
 665   int32_t OffImm = (int32_t)MO2.getImm() / 4;
 666   // Don't print +0.
 667   if (OffImm < 0)
 668     O << ", #-" << -OffImm * 4;
 669   else if (OffImm > 0)
 670     O << ", #" << OffImm * 4;
 671   O << "]";
 672 }
 673
 674 void ARMInstPrinter::printT2AddrModeImm8OffsetOperand(const MCInst *MI,
 675                                                       unsigned OpNum,
 676                                                       raw_ostream &O) {
 677   const MCOperand &MO1 = MI->getOperand(OpNum);
 678   int32_t OffImm = (int32_t)MO1.getImm();
 679   // Don't print +0.
 680   if (OffImm < 0)
 681     O << "#-" << -OffImm;
 682   else if (OffImm > 0)
 683     O << "#" << OffImm;
 684 }
 685
 686 void ARMInstPrinter::printT2AddrModeImm8s4OffsetOperand(const MCInst *MI,
 687                                                         unsigned OpNum,
 688                                                         raw_ostream &O) {
 689   const MCOperand &MO1 = MI->getOperand(OpNum);
 690   int32_t OffImm = (int32_t)MO1.getImm() / 4;
 691   // Don't print +0.
 692   if (OffImm < 0)
 693     O << "#-" << -OffImm * 4;
 694   else if (OffImm > 0)
 695     O << "#" << OffImm * 4;
 696 }
 697
 698 void ARMInstPrinter::printT2AddrModeSoRegOperand(const MCInst *MI,
 699                                                  unsigned OpNum,
 700                                                  raw_ostream &O) {
 701   const MCOperand &MO1 = MI->getOperand(OpNum);
 702   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 703   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 704
 705   O << "[" << getRegisterName(MO1.getReg());
 706
 707   assert(MO2.getReg() && "Invalid so_reg load / store address!");
 708   O << ", " << getRegisterName(MO2.getReg());
 709
 710   unsigned ShAmt = MO3.getImm();
 711   if (ShAmt) {
 712     assert(ShAmt <= 3 && "Not a valid Thumb2 addressing mode!");
 713     O << ", lsl #" << ShAmt;
 714   }
 715   O << "]";
 716 }
 717
 718 void ARMInstPrinter::printVFPf32ImmOperand(const MCInst *MI, unsigned OpNum,
 719                                            raw_ostream &O) {
 720   const MCOperand &MO = MI->getOperand(OpNum);
 721   O << '#';
 722   if (MO.isFPImm()) {
 723     O << (float)MO.getFPImm();
 724   } else {
 725     union {
 726       uint32_t I;
 727       float F;
 728     } FPUnion;
 729
 730     FPUnion.I = MO.getImm();
 731     O << FPUnion.F;
 732   }
 733 }
 734
 735 void ARMInstPrinter::printVFPf64ImmOperand(const MCInst *MI, unsigned OpNum,
 736                                            raw_ostream &O) {
 737   const MCOperand &MO = MI->getOperand(OpNum);
 738   O << '#';
 739   if (MO.isFPImm()) {
 740     O << MO.getFPImm();
 741   } else {
 742     // We expect the binary encoding of a floating point number here.
 743     union {
 744       uint64_t I;
 745       double D;
 746     } FPUnion;
 747
 748     FPUnion.I = MO.getImm();
 749     O << FPUnion.D;
 750   }
 751 }
 752
 753 void ARMInstPrinter::printNEONModImmOperand(const MCInst *MI, unsigned OpNum,
 754                                             raw_ostream &O) {
 755   unsigned EncodedImm = MI->getOperand(OpNum).getImm();
 756   unsigned EltBits;
 757   uint64_t Val = ARM_AM::decodeNEONModImm(EncodedImm, EltBits);
 758   O << "#0x" << utohexstr(Val);
 759 }