contrib/llvm/lib/Target/Mips/MipsRegisterInfo.cpp

   1 //===- MipsRegisterInfo.cpp - MIPS Register Information -== -----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the MIPS implementation of the TargetRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "mips-reg-info"
  15
  16 #include "Mips.h"
  17 #include "MipsSubtarget.h"
  18 #include "MipsRegisterInfo.h"
  19 #include "MipsMachineFunction.h"
  20 #include "llvm/Constants.h"
  21 #include "llvm/Type.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/CodeGen/ValueTypes.h"
  24 #include "llvm/CodeGen/MachineInstrBuilder.h"
  25 #include "llvm/CodeGen/MachineFunction.h"
  26 #include "llvm/CodeGen/MachineFrameInfo.h"
  27 #include "llvm/CodeGen/MachineLocation.h"
  28 #include "llvm/Target/TargetFrameLowering.h"
  29 #include "llvm/Target/TargetMachine.h"
  30 #include "llvm/Target/TargetOptions.h"
  31 #include "llvm/Target/TargetInstrInfo.h"
  32 #include "llvm/Support/CommandLine.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 #include "llvm/Support/raw_ostream.h"
  36 #include "llvm/ADT/BitVector.h"
  37 #include "llvm/ADT/STLExtras.h"
  38 #include "llvm/Analysis/DebugInfo.h"
  39
  40 #define GET_REGINFO_TARGET_DESC
  41 #include "MipsGenRegisterInfo.inc"
  42
  43 using namespace llvm;
  44
  45 MipsRegisterInfo::MipsRegisterInfo(const MipsSubtarget &ST,
  46                                    const TargetInstrInfo &tii)
  47   : MipsGenRegisterInfo(), Subtarget(ST), TII(tii) {}
  48
  49 /// getRegisterNumbering - Given the enum value for some register, e.g.
  50 /// Mips::RA, return the number that it corresponds to (e.g. 31).
  51 unsigned MipsRegisterInfo::
  52 getRegisterNumbering(unsigned RegEnum)
  53 {
  54   switch (RegEnum) {
  55     case Mips::ZERO : case Mips::F0 : case Mips::D0 : return 0;
  56     case Mips::AT   : case Mips::F1 : return 1;
  57     case Mips::V0   : case Mips::F2 : case Mips::D1 : return 2;
  58     case Mips::V1   : case Mips::F3 : return 3;
  59     case Mips::A0   : case Mips::F4 : case Mips::D2 : return 4;
  60     case Mips::A1   : case Mips::F5 : return 5;
  61     case Mips::A2   : case Mips::F6 : case Mips::D3 : return 6;
  62     case Mips::A3   : case Mips::F7 : return 7;
  63     case Mips::T0   : case Mips::F8 : case Mips::D4 : return 8;
  64     case Mips::T1   : case Mips::F9 : return 9;
  65     case Mips::T2   : case Mips::F10: case Mips::D5: return 10;
  66     case Mips::T3   : case Mips::F11: return 11;
  67     case Mips::T4   : case Mips::F12: case Mips::D6: return 12;
  68     case Mips::T5   : case Mips::F13: return 13;
  69     case Mips::T6   : case Mips::F14: case Mips::D7: return 14;
  70     case Mips::T7   : case Mips::F15: return 15;
  71     case Mips::S0   : case Mips::F16: case Mips::D8: return 16;
  72     case Mips::S1   : case Mips::F17: return 17;
  73     case Mips::S2   : case Mips::F18: case Mips::D9: return 18;
  74     case Mips::S3   : case Mips::F19: return 19;
  75     case Mips::S4   : case Mips::F20: case Mips::D10: return 20;
  76     case Mips::S5   : case Mips::F21: return 21;
  77     case Mips::S6   : case Mips::F22: case Mips::D11: return 22;
  78     case Mips::S7   : case Mips::F23: return 23;
  79     case Mips::T8   : case Mips::F24: case Mips::D12: return 24;
  80     case Mips::T9   : case Mips::F25: return 25;
  81     case Mips::K0   : case Mips::F26: case Mips::D13: return 26;
  82     case Mips::K1   : case Mips::F27: return 27;
  83     case Mips::GP   : case Mips::F28: case Mips::D14: return 28;
  84     case Mips::SP   : case Mips::F29: return 29;
  85     case Mips::FP   : case Mips::F30: case Mips::D15: return 30;
  86     case Mips::RA   : case Mips::F31: return 31;
  87     default: llvm_unreachable("Unknown register number!");
  88   }
  89   return 0; // Not reached
  90 }
  91
  92 unsigned MipsRegisterInfo::getPICCallReg() { return Mips::T9; }
  93
  94 //===----------------------------------------------------------------------===//
  95 // Callee Saved Registers methods
  96 //===----------------------------------------------------------------------===//
  97
  98 /// Mips Callee Saved Registers
  99 const unsigned* MipsRegisterInfo::
 100 getCalleeSavedRegs(const MachineFunction *MF) const
 101 {
 102   // Mips callee-save register range is $16-$23, $f20-$f30
 103   static const unsigned SingleFloatOnlyCalleeSavedRegs[] = {
 104     Mips::F30, Mips::F29, Mips::F28, Mips::F27, Mips::F26,
 105     Mips::F25, Mips::F24, Mips::F23, Mips::F22, Mips::F21, Mips::F20,
 106     Mips::RA, Mips::FP, Mips::S7, Mips::S6, Mips::S5, Mips::S4,
 107     Mips::S3, Mips::S2, Mips::S1, Mips::S0, 0
 108   };
 109
 110   static const unsigned Mips32CalleeSavedRegs[] = {
 111     Mips::D15, Mips::D14, Mips::D13, Mips::D12, Mips::D11, Mips::D10,
 112     Mips::RA, Mips::FP, Mips::S7, Mips::S6, Mips::S5, Mips::S4,
 113     Mips::S3, Mips::S2, Mips::S1, Mips::S0, 0
 114   };
 115
 116   if (Subtarget.isSingleFloat())
 117     return SingleFloatOnlyCalleeSavedRegs;
 118   else
 119     return Mips32CalleeSavedRegs;
 120 }
 121
 122 BitVector MipsRegisterInfo::
 123 getReservedRegs(const MachineFunction &MF) const {
 124   BitVector Reserved(getNumRegs());
 125   Reserved.set(Mips::ZERO);
 126   Reserved.set(Mips::AT);
 127   Reserved.set(Mips::K0);
 128   Reserved.set(Mips::K1);
 129   Reserved.set(Mips::GP);
 130   Reserved.set(Mips::SP);
 131   Reserved.set(Mips::FP);
 132   Reserved.set(Mips::RA);
 133   Reserved.set(Mips::F31);
 134   Reserved.set(Mips::D15);
 135
 136   // SRV4 requires that odd register can't be used.
 137   if (!Subtarget.isSingleFloat() && !Subtarget.isMips32())
 138     for (unsigned FReg=(Mips::F0)+1; FReg < Mips::F30; FReg+=2)
 139       Reserved.set(FReg);
 140
 141   return Reserved;
 142 }
 143
 144 // This function eliminate ADJCALLSTACKDOWN,
 145 // ADJCALLSTACKUP pseudo instructions
 146 void MipsRegisterInfo::
 147 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 148                               MachineBasicBlock::iterator I) const {
 149   // Simply discard ADJCALLSTACKDOWN, ADJCALLSTACKUP instructions.
 150   MBB.erase(I);
 151 }
 152
 153 // FrameIndex represent objects inside a abstract stack.
 154 // We must replace FrameIndex with an stack/frame pointer
 155 // direct reference.
 156 void MipsRegisterInfo::
 157 eliminateFrameIndex(MachineBasicBlock::iterator II, int SPAdj,
 158                     RegScavenger *RS) const {
 159   MachineInstr &MI = *II;
 160   MachineFunction &MF = *MI.getParent()->getParent();
 161   MachineFrameInfo *MFI = MF.getFrameInfo();
 162   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 163
 164   unsigned i = 0;
 165   while (!MI.getOperand(i).isFI()) {
 166     ++i;
 167     assert(i < MI.getNumOperands() &&
 168            "Instr doesn't have FrameIndex operand!");
 169   }
 170
 171   DEBUG(errs() << "\nFunction : " << MF.getFunction()->getName() << "\n";
 172         errs() << "<--------->\n" << MI);
 173
 174   int FrameIndex = MI.getOperand(i).getIndex();
 175   int stackSize  = MF.getFrameInfo()->getStackSize();
 176   int spOffset   = MF.getFrameInfo()->getObjectOffset(FrameIndex);
 177
 178   DEBUG(errs() << "FrameIndex : " << FrameIndex << "\n"
 179                << "spOffset   : " << spOffset << "\n"
 180                << "stackSize  : " << stackSize << "\n");
 181
 182   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 183   int MinCSFI = 0;
 184   int MaxCSFI = -1;
 185
 186   if (CSI.size()) {
 187     MinCSFI = CSI[0].getFrameIdx();
 188     MaxCSFI = CSI[CSI.size() - 1].getFrameIdx();
 189   }
 190
 191   // The following stack frame objects are always referenced relative to $sp:
 192   //  1. Outgoing arguments.
 193   //  2. Pointer to dynamically allocated stack space.
 194   //  3. Locations for callee-saved registers.
 195   // Everything else is referenced relative to whatever register
 196   // getFrameRegister() returns.
 197   unsigned FrameReg;
 198
 199   if (MipsFI->isOutArgFI(FrameIndex) || MipsFI->isDynAllocFI(FrameIndex) ||
 200       (FrameIndex >= MinCSFI && FrameIndex <= MaxCSFI))
 201     FrameReg = Mips::SP;
 202   else
 203     FrameReg = getFrameRegister(MF);
 204
 205   // Calculate final offset.
 206   // - There is no need to change the offset if the frame object is one of the
 207   //   following: an outgoing argument, pointer to a dynamically allocated
 208   //   stack space or a $gp restore location,
 209   // - If the frame object is any of the following, its offset must be adjusted
 210   //   by adding the size of the stack:
 211   //   incoming argument, callee-saved register location or local variable.
 212   int Offset;
 213
 214   if (MipsFI->isOutArgFI(FrameIndex) || MipsFI->isGPFI(FrameIndex) ||
 215       MipsFI->isDynAllocFI(FrameIndex))
 216     Offset = spOffset;
 217   else
 218     Offset = spOffset + stackSize;
 219
 220   Offset    += MI.getOperand(i+1).getImm();
 221
 222   DEBUG(errs() << "Offset     : " << Offset << "\n" << "<--------->\n");
 223
 224   // If MI is not a debug value, make sure Offset fits in the 16-bit immediate
 225   // field.
 226   if (!MI.isDebugValue() && (Offset >= 0x8000 || Offset < -0x8000)) {
 227     MachineBasicBlock &MBB = *MI.getParent();
 228     DebugLoc DL = II->getDebugLoc();
 229     int ImmHi = (((unsigned)Offset & 0xffff0000) >> 16) +
 230                 ((Offset & 0x8000) != 0);
 231
 232     // FIXME: change this when mips goes MC".
 233     BuildMI(MBB, II, DL, TII.get(Mips::NOAT));
 234     BuildMI(MBB, II, DL, TII.get(Mips::LUi), Mips::AT).addImm(ImmHi);
 235     BuildMI(MBB, II, DL, TII.get(Mips::ADDu), Mips::AT).addReg(FrameReg)
 236                                                        .addReg(Mips::AT);
 237     FrameReg = Mips::AT;
 238     Offset = (short)(Offset & 0xffff);
 239
 240     BuildMI(MBB, ++II, MI.getDebugLoc(), TII.get(Mips::ATMACRO));
 241   }
 242
 243   MI.getOperand(i).ChangeToRegister(FrameReg, false);
 244   MI.getOperand(i+1).ChangeToImmediate(Offset);
 245 }
 246
 247 unsigned MipsRegisterInfo::
 248 getRARegister() const {
 249   return Mips::RA;
 250 }
 251
 252 unsigned MipsRegisterInfo::
 253 getFrameRegister(const MachineFunction &MF) const {
 254   const TargetFrameLowering *TFI = MF.getTarget().getFrameLowering();
 255
 256   return TFI->hasFP(MF) ? Mips::FP : Mips::SP;
 257 }
 258
 259 unsigned MipsRegisterInfo::
 260 getEHExceptionRegister() const {
 261   llvm_unreachable("What is the exception register");
 262   return 0;
 263 }
 264
 265 unsigned MipsRegisterInfo::
 266 getEHHandlerRegister() const {
 267   llvm_unreachable("What is the exception handler register");
 268   return 0;
 269 }
 270
 271 int MipsRegisterInfo::
 272 getDwarfRegNum(unsigned RegNum, bool isEH) const {
 273   return MipsGenRegisterInfo::getDwarfRegNumFull(RegNum, 0);
 274 }
 275
 276 int MipsRegisterInfo::getLLVMRegNum(unsigned DwarfRegNo, bool isEH) const {
 277   return MipsGenRegisterInfo::getLLVMRegNumFull(DwarfRegNo,0);
 278 }