contrib/llvm/lib/Target/Sparc/SparcRegisterInfo.cpp

   1 //===- SparcRegisterInfo.cpp - SPARC Register Information -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the SPARC implementation of the TargetRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "Sparc.h"
  15 #include "SparcRegisterInfo.h"
  16 #include "SparcSubtarget.h"
  17 #include "llvm/CodeGen/MachineInstrBuilder.h"
  18 #include "llvm/CodeGen/MachineFunction.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineLocation.h"
  21 #include "llvm/Support/ErrorHandling.h"
  22 #include "llvm/Target/TargetInstrInfo.h"
  23 #include "llvm/Type.h"
  24 #include "llvm/ADT/BitVector.h"
  25 #include "llvm/ADT/STLExtras.h"
  26
  27 #define GET_REGINFO_TARGET_DESC
  28 #include "SparcGenRegisterInfo.inc"
  29
  30 using namespace llvm;
  31
  32 SparcRegisterInfo::SparcRegisterInfo(SparcSubtarget &st,
  33                                      const TargetInstrInfo &tii)
  34   : SparcGenRegisterInfo(), Subtarget(st), TII(tii) {
  35 }
  36
  37 const unsigned* SparcRegisterInfo::getCalleeSavedRegs(const MachineFunction *MF)
  38                                                                          const {
  39   static const unsigned CalleeSavedRegs[] = { 0 };
  40   return CalleeSavedRegs;
  41 }
  42
  43 BitVector SparcRegisterInfo::getReservedRegs(const MachineFunction &MF) const {
  44   BitVector Reserved(getNumRegs());
  45   // FIXME: G1 reserved for now for large imm generation by frame code.
  46   Reserved.set(SP::G1);
  47   Reserved.set(SP::G2);
  48   Reserved.set(SP::G3);
  49   Reserved.set(SP::G4);
  50   Reserved.set(SP::O6);
  51   Reserved.set(SP::I6);
  52   Reserved.set(SP::I7);
  53   Reserved.set(SP::G0);
  54   Reserved.set(SP::G5);
  55   Reserved.set(SP::G6);
  56   Reserved.set(SP::G7);
  57   return Reserved;
  58 }
  59
  60 void SparcRegisterInfo::
  61 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
  62                               MachineBasicBlock::iterator I) const {
  63   MachineInstr &MI = *I;
  64   DebugLoc dl = MI.getDebugLoc();
  65   int Size = MI.getOperand(0).getImm();
  66   if (MI.getOpcode() == SP::ADJCALLSTACKDOWN)
  67     Size = -Size;
  68   if (Size)
  69     BuildMI(MBB, I, dl, TII.get(SP::ADDri), SP::O6).addReg(SP::O6).addImm(Size);
  70   MBB.erase(I);
  71 }
  72
  73 void
  74 SparcRegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
  75                                        int SPAdj, RegScavenger *RS) const {
  76   assert(SPAdj == 0 && "Unexpected");
  77
  78   unsigned i = 0;
  79   MachineInstr &MI = *II;
  80   DebugLoc dl = MI.getDebugLoc();
  81   while (!MI.getOperand(i).isFI()) {
  82     ++i;
  83     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
  84   }
  85
  86   int FrameIndex = MI.getOperand(i).getIndex();
  87
  88   // Addressable stack objects are accessed using neg. offsets from %fp
  89   MachineFunction &MF = *MI.getParent()->getParent();
  90   int Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex) +
  91                MI.getOperand(i+1).getImm();
  92
  93   // Replace frame index with a frame pointer reference.
  94   if (Offset >= -4096 && Offset <= 4095) {
  95     // If the offset is small enough to fit in the immediate field, directly
  96     // encode it.
  97     MI.getOperand(i).ChangeToRegister(SP::I6, false);
  98     MI.getOperand(i+1).ChangeToImmediate(Offset);
  99   } else {
 100     // Otherwise, emit a G1 = SETHI %hi(offset).  FIXME: it would be better to
 101     // scavenge a register here instead of reserving G1 all of the time.
 102     unsigned OffHi = (unsigned)Offset >> 10U;
 103     BuildMI(*MI.getParent(), II, dl, TII.get(SP::SETHIi), SP::G1).addImm(OffHi);
 104     // Emit G1 = G1 + I6
 105     BuildMI(*MI.getParent(), II, dl, TII.get(SP::ADDrr), SP::G1).addReg(SP::G1)
 106       .addReg(SP::I6);
 107     // Insert: G1+%lo(offset) into the user.
 108     MI.getOperand(i).ChangeToRegister(SP::G1, false);
 109     MI.getOperand(i+1).ChangeToImmediate(Offset & ((1 << 10)-1));
 110   }
 111 }
 112
 113 void SparcRegisterInfo::
 114 processFunctionBeforeFrameFinalized(MachineFunction &MF) const {}
 115
 116 unsigned SparcRegisterInfo::getRARegister() const {
 117   return SP::I7;
 118 }
 119
 120 unsigned SparcRegisterInfo::getFrameRegister(const MachineFunction &MF) const {
 121   return SP::I6;
 122 }
 123
 124 unsigned SparcRegisterInfo::getEHExceptionRegister() const {
 125   llvm_unreachable("What is the exception register");
 126   return 0;
 127 }
 128
 129 unsigned SparcRegisterInfo::getEHHandlerRegister() const {
 130   llvm_unreachable("What is the exception handler register");
 131   return 0;
 132 }
 133
 134 int SparcRegisterInfo::getDwarfRegNum(unsigned RegNum, bool isEH) const {
 135   return SparcGenRegisterInfo::getDwarfRegNumFull(RegNum, 0);
 136 }
 137
 138 int SparcRegisterInfo::getLLVMRegNum(unsigned DwarfRegNo, bool isEH) const {
 139   return SparcGenRegisterInfo::getLLVMRegNumFull(DwarfRegNo,0);
 140 }