contrib/llvm/include/llvm/Target/TargetSelectionDAG.td

   1 //===- TargetSelectionDAG.td - Common code for DAG isels ---*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the target-independent interfaces used by SelectionDAG
  11 // instruction selection generators.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 //===----------------------------------------------------------------------===//
  16 // Selection DAG Type Constraint definitions.
  17 //
  18 // Note that the semantics of these constraints are hard coded into tblgen.  To
  19 // modify or add constraints, you have to hack tblgen.
  20 //
  21
  22 class SDTypeConstraint<int opnum> {
  23   int OperandNum = opnum;
  24 }
  25
  26 // SDTCisVT - The specified operand has exactly this VT.
  27 class SDTCisVT<int OpNum, ValueType vt> : SDTypeConstraint<OpNum> {
  28   ValueType VT = vt;
  29 }
  30
  31 class SDTCisPtrTy<int OpNum> : SDTypeConstraint<OpNum>;
  32
  33 // SDTCisInt - The specified operand has integer type.
  34 class SDTCisInt<int OpNum> : SDTypeConstraint<OpNum>;
  35
  36 // SDTCisFP - The specified operand has floating-point type.
  37 class SDTCisFP<int OpNum> : SDTypeConstraint<OpNum>;
  38
  39 // SDTCisVec - The specified operand has a vector type.
  40 class SDTCisVec<int OpNum> : SDTypeConstraint<OpNum>;
  41
  42 // SDTCisSameAs - The two specified operands have identical types.
  43 class SDTCisSameAs<int OpNum, int OtherOp> : SDTypeConstraint<OpNum> {
  44   int OtherOperandNum = OtherOp;
  45 }
  46
  47 // SDTCisVTSmallerThanOp - The specified operand is a VT SDNode, and its type is
  48 // smaller than the 'Other' operand.
  49 class SDTCisVTSmallerThanOp<int OpNum, int OtherOp> : SDTypeConstraint<OpNum> {
  50   int OtherOperandNum = OtherOp;
  51 }
  52
  53 class SDTCisOpSmallerThanOp<int SmallOp, int BigOp> : SDTypeConstraint<SmallOp>{
  54   int BigOperandNum = BigOp;
  55 }
  56
  57 /// SDTCisEltOfVec - This indicates that ThisOp is a scalar type of the same
  58 /// type as the element type of OtherOp, which is a vector type.
  59 class SDTCisEltOfVec<int ThisOp, int OtherOp>
  60   : SDTypeConstraint<ThisOp> {
  61   int OtherOpNum = OtherOp;
  62 }
  63
  64 /// SDTCisSubVecOfVec - This indicates that ThisOp is a vector type
  65 /// with length less that of OtherOp, which is a vector type.
  66 class SDTCisSubVecOfVec<int ThisOp, int OtherOp>
  67   : SDTypeConstraint<ThisOp> {
  68   int OtherOpNum = OtherOp;
  69 }
  70
  71 //===----------------------------------------------------------------------===//
  72 // Selection DAG Type Profile definitions.
  73 //
  74 // These use the constraints defined above to describe the type requirements of
  75 // the various nodes.  These are not hard coded into tblgen, allowing targets to
  76 // add their own if needed.
  77 //
  78
  79 // SDTypeProfile - This profile describes the type requirements of a Selection
  80 // DAG node.
  81 class SDTypeProfile<int numresults, int numoperands,
  82                     list<SDTypeConstraint> constraints> {
  83   int NumResults = numresults;
  84   int NumOperands = numoperands;
  85   list<SDTypeConstraint> Constraints = constraints;
  86 }
  87
  88 // Builtin profiles.
  89 def SDTIntLeaf: SDTypeProfile<1, 0, [SDTCisInt<0>]>;         // for 'imm'.
  90 def SDTFPLeaf : SDTypeProfile<1, 0, [SDTCisFP<0>]>;          // for 'fpimm'.
  91 def SDTPtrLeaf: SDTypeProfile<1, 0, [SDTCisPtrTy<0>]>;       // for '&g'.
  92 def SDTOther  : SDTypeProfile<1, 0, [SDTCisVT<0, OtherVT>]>; // for 'vt'.
  93 def SDTUNDEF  : SDTypeProfile<1, 0, []>;                     // for 'undef'.
  94 def SDTUnaryOp  : SDTypeProfile<1, 1, []>;                   // for bitconvert.
  95
  96 def SDTIntBinOp : SDTypeProfile<1, 2, [     // add, and, or, xor, udiv, etc.
  97   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisInt<0>
  98 ]>;
  99 def SDTIntShiftOp : SDTypeProfile<1, 2, [   // shl, sra, srl
 100   SDTCisSameAs<0, 1>, SDTCisInt<0>, SDTCisInt<2>
 101 ]>;
 102 def SDTIntBinHiLoOp : SDTypeProfile<2, 2, [ // mulhi, mullo, sdivrem, udivrem
 103   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisSameAs<0, 3>,SDTCisInt<0>
 104 ]>;
 105
 106 def SDTFPBinOp : SDTypeProfile<1, 2, [      // fadd, fmul, etc.
 107   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisFP<0>
 108 ]>;
 109 def SDTFPSignOp : SDTypeProfile<1, 2, [     // fcopysign.
 110   SDTCisSameAs<0, 1>, SDTCisFP<0>, SDTCisFP<2>
 111 ]>;
 112 def SDTFPTernaryOp : SDTypeProfile<1, 3, [  // fmadd, fnmsub, etc.
 113   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisSameAs<0, 3>, SDTCisFP<0>
 114 ]>;
 115 def SDTIntUnaryOp : SDTypeProfile<1, 1, [   // ctlz
 116   SDTCisSameAs<0, 1>, SDTCisInt<0>
 117 ]>;
 118 def SDTIntExtendOp : SDTypeProfile<1, 1, [  // sext, zext, anyext
 119   SDTCisInt<0>, SDTCisInt<1>, SDTCisOpSmallerThanOp<1, 0>
 120 ]>;
 121 def SDTIntTruncOp  : SDTypeProfile<1, 1, [  // trunc
 122   SDTCisInt<0>, SDTCisInt<1>, SDTCisOpSmallerThanOp<0, 1>
 123 ]>;
 124 def SDTFPUnaryOp  : SDTypeProfile<1, 1, [   // fneg, fsqrt, etc
 125   SDTCisSameAs<0, 1>, SDTCisFP<0>
 126 ]>;
 127 def SDTFPRoundOp  : SDTypeProfile<1, 1, [   // fround
 128   SDTCisFP<0>, SDTCisFP<1>, SDTCisOpSmallerThanOp<0, 1>
 129 ]>;
 130 def SDTFPExtendOp  : SDTypeProfile<1, 1, [  // fextend
 131   SDTCisFP<0>, SDTCisFP<1>, SDTCisOpSmallerThanOp<1, 0>
 132 ]>;
 133 def SDTIntToFPOp : SDTypeProfile<1, 1, [    // [su]int_to_fp
 134   SDTCisFP<0>, SDTCisInt<1>
 135 ]>;
 136 def SDTFPToIntOp : SDTypeProfile<1, 1, [    // fp_to_[su]int
 137   SDTCisInt<0>, SDTCisFP<1>
 138 ]>;
 139 def SDTExtInreg : SDTypeProfile<1, 2, [     // sext_inreg
 140   SDTCisSameAs<0, 1>, SDTCisInt<0>, SDTCisVT<2, OtherVT>,
 141   SDTCisVTSmallerThanOp<2, 1>
 142 ]>;
 143
 144 def SDTSetCC : SDTypeProfile<1, 3, [        // setcc
 145   SDTCisInt<0>, SDTCisSameAs<1, 2>, SDTCisVT<3, OtherVT>
 146 ]>;
 147
 148 def SDTSelect : SDTypeProfile<1, 3, [       // select
 149   SDTCisInt<1>, SDTCisSameAs<0, 2>, SDTCisSameAs<2, 3>
 150 ]>;
 151
 152 def SDTVSelect : SDTypeProfile<1, 3, [       // vselect
 153   SDTCisInt<1>, SDTCisSameAs<0, 2>, SDTCisSameAs<2, 3>
 154 ]>;
 155
 156 def SDTSelectCC : SDTypeProfile<1, 5, [     // select_cc
 157   SDTCisSameAs<1, 2>, SDTCisSameAs<3, 4>, SDTCisSameAs<0, 3>,
 158   SDTCisVT<5, OtherVT>
 159 ]>;
 160
 161 def SDTBr : SDTypeProfile<0, 1, [           // br
 162   SDTCisVT<0, OtherVT>
 163 ]>;
 164
 165 def SDTBrcond : SDTypeProfile<0, 2, [       // brcond
 166   SDTCisInt<0>, SDTCisVT<1, OtherVT>
 167 ]>;
 168
 169 def SDTBrind : SDTypeProfile<0, 1, [        // brind
 170   SDTCisPtrTy<0>
 171 ]>;
 172
 173 def SDTNone : SDTypeProfile<0, 0, []>;      // ret, trap
 174
 175 def SDTLoad : SDTypeProfile<1, 1, [         // load
 176   SDTCisPtrTy<1>
 177 ]>;
 178
 179 def SDTStore : SDTypeProfile<0, 2, [        // store
 180   SDTCisPtrTy<1>
 181 ]>;
 182
 183 def SDTIStore : SDTypeProfile<1, 3, [       // indexed store
 184   SDTCisSameAs<0, 2>, SDTCisPtrTy<0>, SDTCisPtrTy<3>
 185 ]>;
 186
 187 def SDTVecShuffle : SDTypeProfile<1, 2, [
 188   SDTCisSameAs<0, 1>, SDTCisSameAs<1, 2>
 189 ]>;
 190 def SDTVecExtract : SDTypeProfile<1, 2, [   // vector extract
 191   SDTCisEltOfVec<0, 1>, SDTCisPtrTy<2>
 192 ]>;
 193 def SDTVecInsert : SDTypeProfile<1, 3, [    // vector insert
 194   SDTCisEltOfVec<2, 1>, SDTCisSameAs<0, 1>, SDTCisPtrTy<3>
 195 ]>;
 196
 197 def SDTSubVecExtract : SDTypeProfile<1, 2, [// subvector extract
 198   SDTCisSubVecOfVec<0,1>, SDTCisInt<2>
 199 ]>;
 200 def SDTSubVecInsert : SDTypeProfile<1, 3, [ // subvector insert
 201   SDTCisSubVecOfVec<2, 1>, SDTCisSameAs<0,1>, SDTCisInt<3>
 202 ]>;
 203
 204 def SDTPrefetch : SDTypeProfile<0, 4, [     // prefetch
 205   SDTCisPtrTy<0>, SDTCisSameAs<1, 2>, SDTCisSameAs<1, 3>, SDTCisInt<1>
 206 ]>;
 207
 208 def SDTMemBarrier : SDTypeProfile<0, 5, [   // memory barier
 209   SDTCisSameAs<0,1>,  SDTCisSameAs<0,2>,  SDTCisSameAs<0,3>, SDTCisSameAs<0,4>,
 210   SDTCisInt<0>
 211 ]>;
 212 def SDTAtomicFence : SDTypeProfile<0, 2, [
 213   SDTCisSameAs<0,1>, SDTCisPtrTy<0>
 214 ]>;
 215 def SDTAtomic3 : SDTypeProfile<1, 3, [
 216   SDTCisSameAs<0,2>,  SDTCisSameAs<0,3>, SDTCisInt<0>, SDTCisPtrTy<1>
 217 ]>;
 218 def SDTAtomic2 : SDTypeProfile<1, 2, [
 219   SDTCisSameAs<0,2>, SDTCisInt<0>, SDTCisPtrTy<1>
 220 ]>;
 221 def SDTAtomicStore : SDTypeProfile<0, 2, [
 222   SDTCisPtrTy<0>, SDTCisInt<1>
 223 ]>;
 224 def SDTAtomicLoad : SDTypeProfile<1, 1, [
 225   SDTCisInt<0>, SDTCisPtrTy<1>
 226 ]>;
 227
 228 def SDTConvertOp : SDTypeProfile<1, 5, [ //cvtss, su, us, uu, ff, fs, fu, sf, su
 229   SDTCisVT<2, OtherVT>, SDTCisVT<3, OtherVT>, SDTCisPtrTy<4>, SDTCisPtrTy<5>
 230 ]>;
 231
 232 class SDCallSeqStart<list<SDTypeConstraint> constraints> :
 233         SDTypeProfile<0, 1, constraints>;
 234 class SDCallSeqEnd<list<SDTypeConstraint> constraints> :
 235         SDTypeProfile<0, 2, constraints>;
 236
 237 //===----------------------------------------------------------------------===//
 238 // Selection DAG Node Properties.
 239 //
 240 // Note: These are hard coded into tblgen.
 241 //
 242 class SDNodeProperty;
 243 def SDNPCommutative : SDNodeProperty;   // X op Y == Y op X
 244 def SDNPAssociative : SDNodeProperty;   // (X op Y) op Z == X op (Y op Z)
 245 def SDNPHasChain    : SDNodeProperty;   // R/W chain operand and result
 246 def SDNPOutGlue     : SDNodeProperty;   // Write a flag result
 247 def SDNPInGlue      : SDNodeProperty;   // Read a flag operand
 248 def SDNPOptInGlue   : SDNodeProperty;   // Optionally read a flag operand
 249 def SDNPMayStore    : SDNodeProperty;   // May write to memory, sets 'mayStore'.
 250 def SDNPMayLoad     : SDNodeProperty;   // May read memory, sets 'mayLoad'.
 251 def SDNPSideEffect  : SDNodeProperty;   // Sets 'HasUnmodelledSideEffects'.
 252 def SDNPMemOperand  : SDNodeProperty;   // Touches memory, has assoc MemOperand
 253 def SDNPVariadic    : SDNodeProperty;   // Node has variable arguments.
 254 def SDNPWantRoot    : SDNodeProperty;   // ComplexPattern gets the root of match
 255 def SDNPWantParent  : SDNodeProperty;   // ComplexPattern gets the parent
 256
 257 //===----------------------------------------------------------------------===//
 258 // Selection DAG Pattern Operations
 259 class SDPatternOperator;
 260
 261 //===----------------------------------------------------------------------===//
 262 // Selection DAG Node definitions.
 263 //
 264 class SDNode<string opcode, SDTypeProfile typeprof,
 265              list<SDNodeProperty> props = [], string sdclass = "SDNode">
 266              : SDPatternOperator {
 267   string Opcode  = opcode;
 268   string SDClass = sdclass;
 269   list<SDNodeProperty> Properties = props;
 270   SDTypeProfile TypeProfile = typeprof;
 271 }
 272
 273 // Special TableGen-recognized dag nodes
 274 def set;
 275 def implicit;
 276 def node;
 277 def srcvalue;
 278
 279 def imm        : SDNode<"ISD::Constant"  , SDTIntLeaf , [], "ConstantSDNode">;
 280 def timm       : SDNode<"ISD::TargetConstant",SDTIntLeaf, [], "ConstantSDNode">;
 281 def fpimm      : SDNode<"ISD::ConstantFP", SDTFPLeaf  , [], "ConstantFPSDNode">;
 282 def vt         : SDNode<"ISD::VALUETYPE" , SDTOther   , [], "VTSDNode">;
 283 def bb         : SDNode<"ISD::BasicBlock", SDTOther   , [], "BasicBlockSDNode">;
 284 def cond       : SDNode<"ISD::CONDCODE"  , SDTOther   , [], "CondCodeSDNode">;
 285 def undef      : SDNode<"ISD::UNDEF"     , SDTUNDEF   , []>;
 286 def globaladdr : SDNode<"ISD::GlobalAddress",         SDTPtrLeaf, [],
 287                         "GlobalAddressSDNode">;
 288 def tglobaladdr : SDNode<"ISD::TargetGlobalAddress",  SDTPtrLeaf, [],
 289                          "GlobalAddressSDNode">;
 290 def globaltlsaddr : SDNode<"ISD::GlobalTLSAddress",         SDTPtrLeaf, [],
 291                           "GlobalAddressSDNode">;
 292 def tglobaltlsaddr : SDNode<"ISD::TargetGlobalTLSAddress",  SDTPtrLeaf, [],
 293                            "GlobalAddressSDNode">;
 294 def constpool   : SDNode<"ISD::ConstantPool",         SDTPtrLeaf, [],
 295                          "ConstantPoolSDNode">;
 296 def tconstpool  : SDNode<"ISD::TargetConstantPool",   SDTPtrLeaf, [],
 297                          "ConstantPoolSDNode">;
 298 def jumptable   : SDNode<"ISD::JumpTable",            SDTPtrLeaf, [],
 299                          "JumpTableSDNode">;
 300 def tjumptable  : SDNode<"ISD::TargetJumpTable",      SDTPtrLeaf, [],
 301                          "JumpTableSDNode">;
 302 def frameindex  : SDNode<"ISD::FrameIndex",           SDTPtrLeaf, [],
 303                          "FrameIndexSDNode">;
 304 def tframeindex : SDNode<"ISD::TargetFrameIndex",     SDTPtrLeaf, [],
 305                          "FrameIndexSDNode">;
 306 def externalsym : SDNode<"ISD::ExternalSymbol",       SDTPtrLeaf, [],
 307                          "ExternalSymbolSDNode">;
 308 def texternalsym: SDNode<"ISD::TargetExternalSymbol", SDTPtrLeaf, [],
 309                          "ExternalSymbolSDNode">;
 310 def blockaddress : SDNode<"ISD::BlockAddress",        SDTPtrLeaf, [],
 311                          "BlockAddressSDNode">;
 312 def tblockaddress: SDNode<"ISD::TargetBlockAddress",  SDTPtrLeaf, [],
 313                          "BlockAddressSDNode">;
 314
 315 def add        : SDNode<"ISD::ADD"       , SDTIntBinOp   ,
 316                         [SDNPCommutative, SDNPAssociative]>;
 317 def sub        : SDNode<"ISD::SUB"       , SDTIntBinOp>;
 318 def mul        : SDNode<"ISD::MUL"       , SDTIntBinOp,
 319                         [SDNPCommutative, SDNPAssociative]>;
 320 def mulhs      : SDNode<"ISD::MULHS"     , SDTIntBinOp, [SDNPCommutative]>;
 321 def mulhu      : SDNode<"ISD::MULHU"     , SDTIntBinOp, [SDNPCommutative]>;
 322 def smullohi   : SDNode<"ISD::SMUL_LOHI" , SDTIntBinHiLoOp, [SDNPCommutative]>;
 323 def umullohi   : SDNode<"ISD::UMUL_LOHI" , SDTIntBinHiLoOp, [SDNPCommutative]>;
 324 def sdiv       : SDNode<"ISD::SDIV"      , SDTIntBinOp>;
 325 def udiv       : SDNode<"ISD::UDIV"      , SDTIntBinOp>;
 326 def srem       : SDNode<"ISD::SREM"      , SDTIntBinOp>;
 327 def urem       : SDNode<"ISD::UREM"      , SDTIntBinOp>;
 328 def sdivrem    : SDNode<"ISD::SDIVREM"   , SDTIntBinHiLoOp>;
 329 def udivrem    : SDNode<"ISD::UDIVREM"   , SDTIntBinHiLoOp>;
 330 def srl        : SDNode<"ISD::SRL"       , SDTIntShiftOp>;
 331 def sra        : SDNode<"ISD::SRA"       , SDTIntShiftOp>;
 332 def shl        : SDNode<"ISD::SHL"       , SDTIntShiftOp>;
 333 def rotl       : SDNode<"ISD::ROTL"      , SDTIntShiftOp>;
 334 def rotr       : SDNode<"ISD::ROTR"      , SDTIntShiftOp>;
 335 def and        : SDNode<"ISD::AND"       , SDTIntBinOp,
 336                         [SDNPCommutative, SDNPAssociative]>;
 337 def or         : SDNode<"ISD::OR"        , SDTIntBinOp,
 338                         [SDNPCommutative, SDNPAssociative]>;
 339 def xor        : SDNode<"ISD::XOR"       , SDTIntBinOp,
 340                         [SDNPCommutative, SDNPAssociative]>;
 341 def addc       : SDNode<"ISD::ADDC"      , SDTIntBinOp,
 342                         [SDNPCommutative, SDNPOutGlue]>;
 343 def adde       : SDNode<"ISD::ADDE"      , SDTIntBinOp,
 344                         [SDNPCommutative, SDNPOutGlue, SDNPInGlue]>;
 345 def subc       : SDNode<"ISD::SUBC"      , SDTIntBinOp,
 346                         [SDNPOutGlue]>;
 347 def sube       : SDNode<"ISD::SUBE"      , SDTIntBinOp,
 348                         [SDNPOutGlue, SDNPInGlue]>;
 349
 350 def sext_inreg : SDNode<"ISD::SIGN_EXTEND_INREG", SDTExtInreg>;
 351 def bswap      : SDNode<"ISD::BSWAP"      , SDTIntUnaryOp>;
 352 def ctlz       : SDNode<"ISD::CTLZ"       , SDTIntUnaryOp>;
 353 def cttz       : SDNode<"ISD::CTTZ"       , SDTIntUnaryOp>;
 354 def ctpop      : SDNode<"ISD::CTPOP"      , SDTIntUnaryOp>;
 355 def ctlz_zero_undef : SDNode<"ISD::CTLZ_ZERO_UNDEF", SDTIntUnaryOp>;
 356 def cttz_zero_undef : SDNode<"ISD::CTTZ_ZERO_UNDEF", SDTIntUnaryOp>;
 357 def sext       : SDNode<"ISD::SIGN_EXTEND", SDTIntExtendOp>;
 358 def zext       : SDNode<"ISD::ZERO_EXTEND", SDTIntExtendOp>;
 359 def anyext     : SDNode<"ISD::ANY_EXTEND" , SDTIntExtendOp>;
 360 def trunc      : SDNode<"ISD::TRUNCATE"   , SDTIntTruncOp>;
 361 def bitconvert : SDNode<"ISD::BITCAST"    , SDTUnaryOp>;
 362 def extractelt : SDNode<"ISD::EXTRACT_VECTOR_ELT", SDTVecExtract>;
 363 def insertelt  : SDNode<"ISD::INSERT_VECTOR_ELT", SDTVecInsert>;
 364
 365
 366 def fadd       : SDNode<"ISD::FADD"       , SDTFPBinOp, [SDNPCommutative]>;
 367 def fsub       : SDNode<"ISD::FSUB"       , SDTFPBinOp>;
 368 def fmul       : SDNode<"ISD::FMUL"       , SDTFPBinOp, [SDNPCommutative]>;
 369 def fdiv       : SDNode<"ISD::FDIV"       , SDTFPBinOp>;
 370 def frem       : SDNode<"ISD::FREM"       , SDTFPBinOp>;
 371 def fma        : SDNode<"ISD::FMA"        , SDTFPTernaryOp>;
 372 def fabs       : SDNode<"ISD::FABS"       , SDTFPUnaryOp>;
 373 def fgetsign   : SDNode<"ISD::FGETSIGN"   , SDTFPToIntOp>;
 374 def fneg       : SDNode<"ISD::FNEG"       , SDTFPUnaryOp>;
 375 def fsqrt      : SDNode<"ISD::FSQRT"      , SDTFPUnaryOp>;
 376 def fsin       : SDNode<"ISD::FSIN"       , SDTFPUnaryOp>;
 377 def fcos       : SDNode<"ISD::FCOS"       , SDTFPUnaryOp>;
 378 def fexp2      : SDNode<"ISD::FEXP2"      , SDTFPUnaryOp>;
 379 def flog2      : SDNode<"ISD::FLOG2"      , SDTFPUnaryOp>;
 380 def frint      : SDNode<"ISD::FRINT"      , SDTFPUnaryOp>;
 381 def ftrunc     : SDNode<"ISD::FTRUNC"     , SDTFPUnaryOp>;
 382 def fceil      : SDNode<"ISD::FCEIL"      , SDTFPUnaryOp>;
 383 def ffloor     : SDNode<"ISD::FFLOOR"     , SDTFPUnaryOp>;
 384 def fnearbyint : SDNode<"ISD::FNEARBYINT" , SDTFPUnaryOp>;
 385
 386 def fround     : SDNode<"ISD::FP_ROUND"   , SDTFPRoundOp>;
 387 def fextend    : SDNode<"ISD::FP_EXTEND"  , SDTFPExtendOp>;
 388 def fcopysign  : SDNode<"ISD::FCOPYSIGN"  , SDTFPSignOp>;
 389
 390 def sint_to_fp : SDNode<"ISD::SINT_TO_FP" , SDTIntToFPOp>;
 391 def uint_to_fp : SDNode<"ISD::UINT_TO_FP" , SDTIntToFPOp>;
 392 def fp_to_sint : SDNode<"ISD::FP_TO_SINT" , SDTFPToIntOp>;
 393 def fp_to_uint : SDNode<"ISD::FP_TO_UINT" , SDTFPToIntOp>;
 394 def f16_to_f32 : SDNode<"ISD::FP16_TO_FP32", SDTIntToFPOp>;
 395 def f32_to_f16 : SDNode<"ISD::FP32_TO_FP16", SDTFPToIntOp>;
 396
 397 def setcc      : SDNode<"ISD::SETCC"      , SDTSetCC>;
 398 def select     : SDNode<"ISD::SELECT"     , SDTSelect>;
 399 def vselect    : SDNode<"ISD::VSELECT"    , SDTVSelect>;
 400 def selectcc   : SDNode<"ISD::SELECT_CC"  , SDTSelectCC>;
 401
 402 def brcond     : SDNode<"ISD::BRCOND"     , SDTBrcond, [SDNPHasChain]>;
 403 def brind      : SDNode<"ISD::BRIND"      , SDTBrind,  [SDNPHasChain]>;
 404 def br         : SDNode<"ISD::BR"         , SDTBr,     [SDNPHasChain]>;
 405 def trap       : SDNode<"ISD::TRAP"       , SDTNone,
 406                         [SDNPHasChain, SDNPSideEffect]>;
 407 def debugtrap  : SDNode<"ISD::DEBUGTRAP"  , SDTNone,
 408                         [SDNPHasChain, SDNPSideEffect]>;
 409
 410 def prefetch   : SDNode<"ISD::PREFETCH"   , SDTPrefetch,
 411                         [SDNPHasChain, SDNPMayLoad, SDNPMayStore,
 412                          SDNPMemOperand]>;
 413
 414 def readcyclecounter : SDNode<"ISD::READCYCLECOUNTER", SDTIntLeaf,
 415                      [SDNPHasChain, SDNPSideEffect]>;
 416
 417 def atomic_fence : SDNode<"ISD::ATOMIC_FENCE" , SDTAtomicFence,
 418                           [SDNPHasChain, SDNPSideEffect]>;
 419
 420 def atomic_cmp_swap : SDNode<"ISD::ATOMIC_CMP_SWAP" , SDTAtomic3,
 421                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 422 def atomic_load_add : SDNode<"ISD::ATOMIC_LOAD_ADD" , SDTAtomic2,
 423                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 424 def atomic_swap     : SDNode<"ISD::ATOMIC_SWAP", SDTAtomic2,
 425                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 426 def atomic_load_sub : SDNode<"ISD::ATOMIC_LOAD_SUB" , SDTAtomic2,
 427                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 428 def atomic_load_and : SDNode<"ISD::ATOMIC_LOAD_AND" , SDTAtomic2,
 429                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 430 def atomic_load_or  : SDNode<"ISD::ATOMIC_LOAD_OR" , SDTAtomic2,
 431                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 432 def atomic_load_xor : SDNode<"ISD::ATOMIC_LOAD_XOR" , SDTAtomic2,
 433                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 434 def atomic_load_nand: SDNode<"ISD::ATOMIC_LOAD_NAND", SDTAtomic2,
 435                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 436 def atomic_load_min : SDNode<"ISD::ATOMIC_LOAD_MIN", SDTAtomic2,
 437                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 438 def atomic_load_max : SDNode<"ISD::ATOMIC_LOAD_MAX", SDTAtomic2,
 439                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 440 def atomic_load_umin : SDNode<"ISD::ATOMIC_LOAD_UMIN", SDTAtomic2,
 441                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 442 def atomic_load_umax : SDNode<"ISD::ATOMIC_LOAD_UMAX", SDTAtomic2,
 443                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 444 def atomic_load      : SDNode<"ISD::ATOMIC_LOAD", SDTAtomicLoad,
 445                     [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
 446 def atomic_store     : SDNode<"ISD::ATOMIC_STORE", SDTAtomicStore,
 447                     [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 448
 449 // Do not use ld, st directly. Use load, extload, sextload, zextload, store,
 450 // and truncst (see below).
 451 def ld         : SDNode<"ISD::LOAD"       , SDTLoad,
 452                         [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
 453 def st         : SDNode<"ISD::STORE"      , SDTStore,
 454                         [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 455 def ist        : SDNode<"ISD::STORE"      , SDTIStore,
 456                         [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 457
 458 def vector_shuffle : SDNode<"ISD::VECTOR_SHUFFLE", SDTVecShuffle, []>;
 459 def build_vector : SDNode<"ISD::BUILD_VECTOR", SDTypeProfile<1, -1, []>, []>;
 460 def scalar_to_vector : SDNode<"ISD::SCALAR_TO_VECTOR", SDTypeProfile<1, 1, []>,
 461                               []>;
 462 def vector_extract : SDNode<"ISD::EXTRACT_VECTOR_ELT",
 463     SDTypeProfile<1, 2, [SDTCisPtrTy<2>]>, []>;
 464 def vector_insert : SDNode<"ISD::INSERT_VECTOR_ELT",
 465     SDTypeProfile<1, 3, [SDTCisSameAs<0, 1>, SDTCisPtrTy<3>]>, []>;
 466
 467 // This operator does not do subvector type checking.  The ARM
 468 // backend, at least, needs it.
 469 def vector_extract_subvec : SDNode<"ISD::EXTRACT_SUBVECTOR",
 470     SDTypeProfile<1, 2, [SDTCisInt<2>, SDTCisVec<1>, SDTCisVec<0>]>,
 471     []>;
 472
 473 // This operator does subvector type checking.
 474 def extract_subvector : SDNode<"ISD::EXTRACT_SUBVECTOR", SDTSubVecExtract, []>;
 475 def insert_subvector : SDNode<"ISD::INSERT_SUBVECTOR", SDTSubVecInsert, []>;
 476
 477 // Nodes for intrinsics, you should use the intrinsic itself and let tblgen use
 478 // these internally.  Don't reference these directly.
 479 def intrinsic_void : SDNode<"ISD::INTRINSIC_VOID",
 480                             SDTypeProfile<0, -1, [SDTCisPtrTy<0>]>,
 481                             [SDNPHasChain]>;
 482 def intrinsic_w_chain : SDNode<"ISD::INTRINSIC_W_CHAIN",
 483                                SDTypeProfile<1, -1, [SDTCisPtrTy<1>]>,
 484                                [SDNPHasChain]>;
 485 def intrinsic_wo_chain : SDNode<"ISD::INTRINSIC_WO_CHAIN",
 486                                 SDTypeProfile<1, -1, [SDTCisPtrTy<1>]>, []>;
 487
 488 // Do not use cvt directly. Use cvt forms below
 489 def cvt : SDNode<"ISD::CONVERT_RNDSAT", SDTConvertOp>;
 490
 491 //===----------------------------------------------------------------------===//
 492 // Selection DAG Condition Codes
 493
 494 class CondCode; // ISD::CondCode enums
 495 def SETOEQ : CondCode; def SETOGT : CondCode;
 496 def SETOGE : CondCode; def SETOLT : CondCode; def SETOLE : CondCode;
 497 def SETONE : CondCode; def SETO   : CondCode; def SETUO  : CondCode;
 498 def SETUEQ : CondCode; def SETUGT : CondCode; def SETUGE : CondCode;
 499 def SETULT : CondCode; def SETULE : CondCode; def SETUNE : CondCode;
 500
 501 def SETEQ : CondCode; def SETGT : CondCode; def SETGE : CondCode;
 502 def SETLT : CondCode; def SETLE : CondCode; def SETNE : CondCode;
 503
 504
 505 //===----------------------------------------------------------------------===//
 506 // Selection DAG Node Transformation Functions.
 507 //
 508 // This mechanism allows targets to manipulate nodes in the output DAG once a
 509 // match has been formed.  This is typically used to manipulate immediate
 510 // values.
 511 //
 512 class SDNodeXForm<SDNode opc, code xformFunction> {
 513   SDNode Opcode = opc;
 514   code XFormFunction = xformFunction;
 515 }
 516
 517 def NOOP_SDNodeXForm : SDNodeXForm<imm, [{}]>;
 518
 519 //===----------------------------------------------------------------------===//
 520 // PatPred Subclasses.
 521 //
 522 // These allow specifying different sorts of predicates that control whether a
 523 // node is matched.
 524 //
 525 class PatPred;
 526
 527 class CodePatPred<code predicate> : PatPred {
 528   code PredicateCode = predicate;
 529 }
 530
 531
 532 //===----------------------------------------------------------------------===//
 533 // Selection DAG Pattern Fragments.
 534 //
 535 // Pattern fragments are reusable chunks of dags that match specific things.
 536 // They can take arguments and have C++ predicates that control whether they
 537 // match.  They are intended to make the patterns for common instructions more
 538 // compact and readable.
 539 //
 540
 541 /// PatFrag - Represents a pattern fragment.  This can match something on the
 542 /// DAG, from a single node to multiple nested other fragments.
 543 ///
 544 class PatFrag<dag ops, dag frag, code pred = [{}],
 545               SDNodeXForm xform = NOOP_SDNodeXForm> : SDPatternOperator {
 546   dag Operands = ops;
 547   dag Fragment = frag;
 548   code PredicateCode = pred;
 549   code ImmediateCode = [{}];
 550   SDNodeXForm OperandTransform = xform;
 551 }
 552
 553 // PatLeaf's are pattern fragments that have no operands.  This is just a helper
 554 // to define immediates and other common things concisely.
 555 class PatLeaf<dag frag, code pred = [{}], SDNodeXForm xform = NOOP_SDNodeXForm>
 556  : PatFrag<(ops), frag, pred, xform>;
 557
 558
 559 // ImmLeaf is a pattern fragment with a constraint on the immediate.  The
 560 // constraint is a function that is run on the immediate (always with the value
 561 // sign extended out to an int64_t) as Imm.  For example:
 562 //
 563 //  def immSExt8 : ImmLeaf<i16, [{ return (char)Imm == Imm; }]>;
 564 //
 565 // this is a more convenient form to match 'imm' nodes in than PatLeaf and also
 566 // is preferred over using PatLeaf because it allows the code generator to
 567 // reason more about the constraint.
 568 //
 569 // If FastIsel should ignore all instructions that have an operand of this type,
 570 // the FastIselShouldIgnore flag can be set.  This is an optimization to reduce
 571 // the code size of the generated fast instruction selector.
 572 class ImmLeaf<ValueType vt, code pred, SDNodeXForm xform = NOOP_SDNodeXForm>
 573   : PatFrag<(ops), (vt imm), [{}], xform> {
 574   let ImmediateCode = pred;
 575   bit FastIselShouldIgnore = 0;
 576 }
 577
 578
 579 // Leaf fragments.
 580
 581 def vtInt      : PatLeaf<(vt),  [{ return N->getVT().isInteger(); }]>;
 582 def vtFP       : PatLeaf<(vt),  [{ return N->getVT().isFloatingPoint(); }]>;
 583
 584 def immAllOnesV: PatLeaf<(build_vector), [{
 585   return ISD::isBuildVectorAllOnes(N);
 586 }]>;
 587 def immAllZerosV: PatLeaf<(build_vector), [{
 588   return ISD::isBuildVectorAllZeros(N);
 589 }]>;
 590
 591
 592
 593 // Other helper fragments.
 594 def not  : PatFrag<(ops node:$in), (xor node:$in, -1)>;
 595 def vnot : PatFrag<(ops node:$in), (xor node:$in, immAllOnesV)>;
 596 def ineg : PatFrag<(ops node:$in), (sub 0, node:$in)>;
 597
 598 // null_frag - The null pattern operator is used in multiclass instantiations
 599 // which accept an SDPatternOperator for use in matching patterns for internal
 600 // definitions. When expanding a pattern, if the null fragment is referenced
 601 // in the expansion, the pattern is discarded and it is as-if '[]' had been
 602 // specified. This allows multiclasses to have the isel patterns be optional.
 603 def null_frag : SDPatternOperator;
 604
 605 // load fragments.
 606 def unindexedload : PatFrag<(ops node:$ptr), (ld node:$ptr), [{
 607   return cast<LoadSDNode>(N)->getAddressingMode() == ISD::UNINDEXED;
 608 }]>;
 609 def load : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 610   return cast<LoadSDNode>(N)->getExtensionType() == ISD::NON_EXTLOAD;
 611 }]>;
 612
 613 // extending load fragments.
 614 def extload   : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 615   return cast<LoadSDNode>(N)->getExtensionType() == ISD::EXTLOAD;
 616 }]>;
 617 def sextload  : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 618   return cast<LoadSDNode>(N)->getExtensionType() == ISD::SEXTLOAD;
 619 }]>;
 620 def zextload  : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 621   return cast<LoadSDNode>(N)->getExtensionType() == ISD::ZEXTLOAD;
 622 }]>;
 623
 624 def extloadi1  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 625   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i1;
 626 }]>;
 627 def extloadi8  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 628   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i8;
 629 }]>;
 630 def extloadi16 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 631   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i16;
 632 }]>;
 633 def extloadi32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 634   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i32;
 635 }]>;
 636 def extloadf32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 637   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::f32;
 638 }]>;
 639 def extloadf64 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 640   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::f64;
 641 }]>;
 642
 643 def sextloadi1  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 644   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i1;
 645 }]>;
 646 def sextloadi8  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 647   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i8;
 648 }]>;
 649 def sextloadi16 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 650   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i16;
 651 }]>;
 652 def sextloadi32 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 653   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i32;
 654 }]>;
 655
 656 def zextloadi1  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 657   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i1;
 658 }]>;
 659 def zextloadi8  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 660   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i8;
 661 }]>;
 662 def zextloadi16 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 663   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i16;
 664 }]>;
 665 def zextloadi32 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 666   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i32;
 667 }]>;
 668
 669 def extloadvi1  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 670   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i1;
 671 }]>;
 672 def extloadvi8  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 673   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i8;
 674 }]>;
 675 def extloadvi16 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 676   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i16;
 677 }]>;
 678 def extloadvi32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 679   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i32;
 680 }]>;
 681 def extloadvf32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 682   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::f32;
 683 }]>;
 684 def extloadvf64 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 685   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::f64;
 686 }]>;
 687
 688 def sextloadvi1  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 689   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i1;
 690 }]>;
 691 def sextloadvi8  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 692   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i8;
 693 }]>;
 694 def sextloadvi16 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 695   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i16;
 696 }]>;
 697 def sextloadvi32 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 698   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i32;
 699 }]>;
 700
 701 def zextloadvi1  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 702   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i1;
 703 }]>;
 704 def zextloadvi8  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 705   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i8;
 706 }]>;
 707 def zextloadvi16 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 708   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i16;
 709 }]>;
 710 def zextloadvi32 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 711   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i32;
 712 }]>;
 713
 714 // store fragments.
 715 def unindexedstore : PatFrag<(ops node:$val, node:$ptr),
 716                              (st node:$val, node:$ptr), [{
 717   return cast<StoreSDNode>(N)->getAddressingMode() == ISD::UNINDEXED;
 718 }]>;
 719 def store : PatFrag<(ops node:$val, node:$ptr),
 720                     (unindexedstore node:$val, node:$ptr), [{
 721   return !cast<StoreSDNode>(N)->isTruncatingStore();
 722 }]>;
 723
 724 // truncstore fragments.
 725 def truncstore : PatFrag<(ops node:$val, node:$ptr),
 726                          (unindexedstore node:$val, node:$ptr), [{
 727   return cast<StoreSDNode>(N)->isTruncatingStore();
 728 }]>;
 729 def truncstorei8 : PatFrag<(ops node:$val, node:$ptr),
 730                            (truncstore node:$val, node:$ptr), [{
 731   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i8;
 732 }]>;
 733 def truncstorei16 : PatFrag<(ops node:$val, node:$ptr),
 734                             (truncstore node:$val, node:$ptr), [{
 735   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i16;
 736 }]>;
 737 def truncstorei32 : PatFrag<(ops node:$val, node:$ptr),
 738                             (truncstore node:$val, node:$ptr), [{
 739   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i32;
 740 }]>;
 741 def truncstoref32 : PatFrag<(ops node:$val, node:$ptr),
 742                             (truncstore node:$val, node:$ptr), [{
 743   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f32;
 744 }]>;
 745 def truncstoref64 : PatFrag<(ops node:$val, node:$ptr),
 746                             (truncstore node:$val, node:$ptr), [{
 747   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f64;
 748 }]>;
 749
 750 // indexed store fragments.
 751 def istore : PatFrag<(ops node:$val, node:$base, node:$offset),
 752                      (ist node:$val, node:$base, node:$offset), [{
 753   return !cast<StoreSDNode>(N)->isTruncatingStore();
 754 }]>;
 755
 756 def pre_store : PatFrag<(ops node:$val, node:$base, node:$offset),
 757                         (istore node:$val, node:$base, node:$offset), [{
 758   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 759   return AM == ISD::PRE_INC || AM == ISD::PRE_DEC;
 760 }]>;
 761
 762 def itruncstore : PatFrag<(ops node:$val, node:$base, node:$offset),
 763                           (ist node:$val, node:$base, node:$offset), [{
 764   return cast<StoreSDNode>(N)->isTruncatingStore();
 765 }]>;
 766 def pre_truncst : PatFrag<(ops node:$val, node:$base, node:$offset),
 767                           (itruncstore node:$val, node:$base, node:$offset), [{
 768   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 769   return AM == ISD::PRE_INC || AM == ISD::PRE_DEC;
 770 }]>;
 771 def pre_truncsti1 : PatFrag<(ops node:$val, node:$base, node:$offset),
 772                             (pre_truncst node:$val, node:$base, node:$offset), [{
 773   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
 774 }]>;
 775 def pre_truncsti8 : PatFrag<(ops node:$val, node:$base, node:$offset),
 776                             (pre_truncst node:$val, node:$base, node:$offset), [{
 777   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i8;
 778 }]>;
 779 def pre_truncsti16 : PatFrag<(ops node:$val, node:$base, node:$offset),
 780                              (pre_truncst node:$val, node:$base, node:$offset), [{
 781   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i16;
 782 }]>;
 783 def pre_truncsti32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 784                              (pre_truncst node:$val, node:$base, node:$offset), [{
 785   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i32;
 786 }]>;
 787 def pre_truncstf32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 788                              (pre_truncst node:$val, node:$base, node:$offset), [{
 789   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f32;
 790 }]>;
 791
 792 def post_store : PatFrag<(ops node:$val, node:$ptr, node:$offset),
 793                          (istore node:$val, node:$ptr, node:$offset), [{
 794   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 795   return AM == ISD::POST_INC || AM == ISD::POST_DEC;
 796 }]>;
 797
 798 def post_truncst : PatFrag<(ops node:$val, node:$base, node:$offset),
 799                            (itruncstore node:$val, node:$base, node:$offset), [{
 800   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 801   return AM == ISD::POST_INC || AM == ISD::POST_DEC;
 802 }]>;
 803 def post_truncsti1 : PatFrag<(ops node:$val, node:$base, node:$offset),
 804                              (post_truncst node:$val, node:$base, node:$offset), [{
 805   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
 806 }]>;
 807 def post_truncsti8 : PatFrag<(ops node:$val, node:$base, node:$offset),
 808                              (post_truncst node:$val, node:$base, node:$offset), [{
 809   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i8;
 810 }]>;
 811 def post_truncsti16 : PatFrag<(ops node:$val, node:$base, node:$offset),
 812                               (post_truncst node:$val, node:$base, node:$offset), [{
 813   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i16;
 814 }]>;
 815 def post_truncsti32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 816                               (post_truncst node:$val, node:$base, node:$offset), [{
 817   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i32;
 818 }]>;
 819 def post_truncstf32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 820                               (post_truncst node:$val, node:$base, node:$offset), [{
 821   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f32;
 822 }]>;
 823
 824 // setcc convenience fragments.
 825 def setoeq : PatFrag<(ops node:$lhs, node:$rhs),
 826                      (setcc node:$lhs, node:$rhs, SETOEQ)>;
 827 def setogt : PatFrag<(ops node:$lhs, node:$rhs),
 828                      (setcc node:$lhs, node:$rhs, SETOGT)>;
 829 def setoge : PatFrag<(ops node:$lhs, node:$rhs),
 830                      (setcc node:$lhs, node:$rhs, SETOGE)>;
 831 def setolt : PatFrag<(ops node:$lhs, node:$rhs),
 832                      (setcc node:$lhs, node:$rhs, SETOLT)>;
 833 def setole : PatFrag<(ops node:$lhs, node:$rhs),
 834                      (setcc node:$lhs, node:$rhs, SETOLE)>;
 835 def setone : PatFrag<(ops node:$lhs, node:$rhs),
 836                      (setcc node:$lhs, node:$rhs, SETONE)>;
 837 def seto   : PatFrag<(ops node:$lhs, node:$rhs),
 838                      (setcc node:$lhs, node:$rhs, SETO)>;
 839 def setuo  : PatFrag<(ops node:$lhs, node:$rhs),
 840                      (setcc node:$lhs, node:$rhs, SETUO)>;
 841 def setueq : PatFrag<(ops node:$lhs, node:$rhs),
 842                      (setcc node:$lhs, node:$rhs, SETUEQ)>;
 843 def setugt : PatFrag<(ops node:$lhs, node:$rhs),
 844                      (setcc node:$lhs, node:$rhs, SETUGT)>;
 845 def setuge : PatFrag<(ops node:$lhs, node:$rhs),
 846                      (setcc node:$lhs, node:$rhs, SETUGE)>;
 847 def setult : PatFrag<(ops node:$lhs, node:$rhs),
 848                      (setcc node:$lhs, node:$rhs, SETULT)>;
 849 def setule : PatFrag<(ops node:$lhs, node:$rhs),
 850                      (setcc node:$lhs, node:$rhs, SETULE)>;
 851 def setune : PatFrag<(ops node:$lhs, node:$rhs),
 852                      (setcc node:$lhs, node:$rhs, SETUNE)>;
 853 def seteq  : PatFrag<(ops node:$lhs, node:$rhs),
 854                      (setcc node:$lhs, node:$rhs, SETEQ)>;
 855 def setgt  : PatFrag<(ops node:$lhs, node:$rhs),
 856                      (setcc node:$lhs, node:$rhs, SETGT)>;
 857 def setge  : PatFrag<(ops node:$lhs, node:$rhs),
 858                      (setcc node:$lhs, node:$rhs, SETGE)>;
 859 def setlt  : PatFrag<(ops node:$lhs, node:$rhs),
 860                      (setcc node:$lhs, node:$rhs, SETLT)>;
 861 def setle  : PatFrag<(ops node:$lhs, node:$rhs),
 862                      (setcc node:$lhs, node:$rhs, SETLE)>;
 863 def setne  : PatFrag<(ops node:$lhs, node:$rhs),
 864                      (setcc node:$lhs, node:$rhs, SETNE)>;
 865
 866 def atomic_cmp_swap_8 :
 867   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 868           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 869   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i8;
 870 }]>;
 871 def atomic_cmp_swap_16 :
 872   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 873           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 874   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i16;
 875 }]>;
 876 def atomic_cmp_swap_32 :
 877   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 878           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 879   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i32;
 880 }]>;
 881 def atomic_cmp_swap_64 :
 882   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 883           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 884   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i64;
 885 }]>;
 886
 887 multiclass binary_atomic_op<SDNode atomic_op> {
 888   def _8 : PatFrag<(ops node:$ptr, node:$val),
 889                    (atomic_op node:$ptr, node:$val), [{
 890     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i8;
 891   }]>;
 892   def _16 : PatFrag<(ops node:$ptr, node:$val),
 893                    (atomic_op node:$ptr, node:$val), [{
 894     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i16;
 895   }]>;
 896   def _32 : PatFrag<(ops node:$ptr, node:$val),
 897                    (atomic_op node:$ptr, node:$val), [{
 898     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i32;
 899   }]>;
 900   def _64 : PatFrag<(ops node:$ptr, node:$val),
 901                    (atomic_op node:$ptr, node:$val), [{
 902     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i64;
 903   }]>;
 904 }
 905
 906 defm atomic_load_add  : binary_atomic_op<atomic_load_add>;
 907 defm atomic_swap      : binary_atomic_op<atomic_swap>;
 908 defm atomic_load_sub  : binary_atomic_op<atomic_load_sub>;
 909 defm atomic_load_and  : binary_atomic_op<atomic_load_and>;
 910 defm atomic_load_or   : binary_atomic_op<atomic_load_or>;
 911 defm atomic_load_xor  : binary_atomic_op<atomic_load_xor>;
 912 defm atomic_load_nand : binary_atomic_op<atomic_load_nand>;
 913 defm atomic_load_min  : binary_atomic_op<atomic_load_min>;
 914 defm atomic_load_max  : binary_atomic_op<atomic_load_max>;
 915 defm atomic_load_umin : binary_atomic_op<atomic_load_umin>;
 916 defm atomic_load_umax : binary_atomic_op<atomic_load_umax>;
 917 defm atomic_store     : binary_atomic_op<atomic_store>;
 918
 919 def atomic_load_8 :
 920   PatFrag<(ops node:$ptr),
 921           (atomic_load node:$ptr), [{
 922   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i8;
 923 }]>;
 924 def atomic_load_16 :
 925   PatFrag<(ops node:$ptr),
 926           (atomic_load node:$ptr), [{
 927   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i16;
 928 }]>;
 929 def atomic_load_32 :
 930   PatFrag<(ops node:$ptr),
 931           (atomic_load node:$ptr), [{
 932   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i32;
 933 }]>;
 934 def atomic_load_64 :
 935   PatFrag<(ops node:$ptr),
 936           (atomic_load node:$ptr), [{
 937   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i64;
 938 }]>;
 939
 940 //===----------------------------------------------------------------------===//
 941 // Selection DAG CONVERT_RNDSAT patterns
 942
 943 def cvtff : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 944     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 945        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_FF;
 946     }]>;
 947
 948 def cvtss : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 949     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 950        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_SS;
 951     }]>;
 952
 953 def cvtsu : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 954     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 955        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_SU;
 956     }]>;
 957
 958 def cvtus : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 959     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 960        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_US;
 961     }]>;
 962
 963 def cvtuu : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 964     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 965        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_UU;
 966     }]>;
 967
 968 def cvtsf : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 969     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 970        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_SF;
 971     }]>;
 972
 973 def cvtuf : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 974     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 975        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_UF;
 976     }]>;
 977
 978 def cvtfs : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 979     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 980        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_FS;
 981     }]>;
 982
 983 def cvtfu : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 984     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 985        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_FU;
 986     }]>;
 987
 988 //===----------------------------------------------------------------------===//
 989 // Selection DAG Pattern Support.
 990 //
 991 // Patterns are what are actually matched against by the target-flavored
 992 // instruction selection DAG.  Instructions defined by the target implicitly
 993 // define patterns in most cases, but patterns can also be explicitly added when
 994 // an operation is defined by a sequence of instructions (e.g. loading a large
 995 // immediate value on RISC targets that do not support immediates as large as
 996 // their GPRs).
 997 //
 998
 999 class Pattern<dag patternToMatch, list<dag> resultInstrs> {
1000   dag             PatternToMatch  = patternToMatch;
1001   list<dag>       ResultInstrs    = resultInstrs;
1002   list<Predicate> Predicates      = [];  // See class Instruction in Target.td.
1003   int             AddedComplexity = 0;   // See class Instruction in Target.td.
1004 }
1005
1006 // Pat - A simple (but common) form of a pattern, which produces a simple result
1007 // not needing a full list.
1008 class Pat<dag pattern, dag result> : Pattern<pattern, [result]>;
1009
1010 //===----------------------------------------------------------------------===//
1011 // Complex pattern definitions.
1012 //
1013
1014 // Complex patterns, e.g. X86 addressing mode, requires pattern matching code
1015 // in C++. NumOperands is the number of operands returned by the select function;
1016 // SelectFunc is the name of the function used to pattern match the max. pattern;
1017 // RootNodes are the list of possible root nodes of the sub-dags to match.
1018 // e.g. X86 addressing mode - def addr : ComplexPattern<4, "SelectAddr", [add]>;
1019 //
1020 class ComplexPattern<ValueType ty, int numops, string fn,
1021                      list<SDNode> roots = [], list<SDNodeProperty> props = []> {
1022   ValueType Ty = ty;
1023   int NumOperands = numops;
1024   string SelectFunc = fn;
1025   list<SDNode> RootNodes = roots;
1026   list<SDNodeProperty> Properties = props;
1027 }