sys/powerpc/ps3/ps3-hvcall.S

   1 /* $FreeBSD$ */
   2
   3 #include <machine/asm.h>
   4
   5 #define hc .long 0x44000022
   6
   7 ASENTRY(lv1_allocate_memory)
   8         mflr    %r0
   9         std     %r0,16(%r1)
  10         stdu    %r1,-64(%r1)
  11         std     %r7,48(%r1)
  12         std     %r8,56(%r1)
  13         li      %r11,0
  14         hc
  15         extsw   %r3,%r3
  16         ld      %r11,48(%r1)
  17         std     %r4,0(%r11)
  18         ld      %r11,56(%r1)
  19         std     %r5,0(%r11)
  20         ld      %r1,0(%r1)
  21         ld      %r0,16(%r1)
  22         mtlr    %r0
  23         blr
  24
  25 ASENTRY(lv1_write_htab_entry)
  26         mflr    %r0
  27         std     %r0,16(%r1)
  28         stdu    %r1,-48(%r1)
  29         li      %r11,1
  30         hc
  31         extsw   %r3,%r3
  32         ld      %r1,0(%r1)
  33         ld      %r0,16(%r1)
  34         mtlr    %r0
  35         blr
  36
  37 ASENTRY(lv1_construct_virtual_address_space)
  38         mflr    %r0
  39         std     %r0,16(%r1)
  40         stdu    %r1,-64(%r1)
  41         std     %r6,48(%r1)
  42         std     %r7,56(%r1)
  43         li      %r11,2
  44         hc
  45         extsw   %r3,%r3
  46         ld      %r11,48(%r1)
  47         std     %r4,0(%r11)
  48         ld      %r11,56(%r1)
  49         std     %r5,0(%r11)
  50         ld      %r1,0(%r1)
  51         ld      %r0,16(%r1)
  52         mtlr    %r0
  53         blr
  54
  55 ASENTRY(lv1_get_virtual_address_space_id_of_ppe)
  56         mflr    %r0
  57         std     %r0,16(%r1)
  58         stdu    %r1,-56(%r1)
  59         std     %r4,48(%r1)
  60         li      %r11,4
  61         hc
  62         extsw   %r3,%r3
  63         ld      %r11,48(%r1)
  64         std     %r4,0(%r11)
  65         ld      %r1,0(%r1)
  66         ld      %r0,16(%r1)
  67         mtlr    %r0
  68         blr
  69
  70 ASENTRY(lv1_query_logical_partition_address_region_info)
  71         mflr    %r0
  72         std     %r0,16(%r1)
  73         stdu    %r1,-88(%r1)
  74         std     %r4,48(%r1)
  75         std     %r5,56(%r1)
  76         std     %r6,64(%r1)
  77         std     %r7,72(%r1)
  78         std     %r8,80(%r1)
  79         li      %r11,6
  80         hc
  81         extsw   %r3,%r3
  82         ld      %r11,48(%r1)
  83         std     %r4,0(%r11)
  84         ld      %r11,56(%r1)
  85         std     %r5,0(%r11)
  86         ld      %r11,64(%r1)
  87         std     %r6,0(%r11)
  88         ld      %r11,72(%r1)
  89         std     %r7,0(%r11)
  90         ld      %r11,80(%r1)
  91         std     %r8,0(%r11)
  92         ld      %r1,0(%r1)
  93         ld      %r0,16(%r1)
  94         mtlr    %r0
  95         blr
  96
  97 ASENTRY(lv1_select_virtual_address_space)
  98         mflr    %r0
  99         std     %r0,16(%r1)
 100         stdu    %r1,-48(%r1)
 101         li      %r11,7
 102         hc
 103         extsw   %r3,%r3
 104         ld      %r1,0(%r1)
 105         ld      %r0,16(%r1)
 106         mtlr    %r0
 107         blr
 108
 109 ASENTRY(lv1_pause)
 110         mflr    %r0
 111         std     %r0,16(%r1)
 112         stdu    %r1,-48(%r1)
 113         li      %r11,9
 114         hc
 115         extsw   %r3,%r3
 116         ld      %r1,0(%r1)
 117         ld      %r0,16(%r1)
 118         mtlr    %r0
 119         blr
 120
 121 ASENTRY(lv1_destruct_virtual_address_space)
 122         mflr    %r0
 123         std     %r0,16(%r1)
 124         stdu    %r1,-48(%r1)
 125         li      %r11,10
 126         hc
 127         extsw   %r3,%r3
 128         ld      %r1,0(%r1)
 129         ld      %r0,16(%r1)
 130         mtlr    %r0
 131         blr
 132
 133 ASENTRY(lv1_configure_irq_state_bitmap)
 134         mflr    %r0
 135         std     %r0,16(%r1)
 136         stdu    %r1,-48(%r1)
 137         li      %r11,11
 138         hc
 139         extsw   %r3,%r3
 140         ld      %r1,0(%r1)
 141         ld      %r0,16(%r1)
 142         mtlr    %r0
 143         blr
 144
 145 ASENTRY(lv1_connect_irq_plug_ext)
 146         mflr    %r0
 147         std     %r0,16(%r1)
 148         stdu    %r1,-48(%r1)
 149         li      %r11,12
 150         hc
 151         extsw   %r3,%r3
 152         ld      %r1,0(%r1)
 153         ld      %r0,16(%r1)
 154         mtlr    %r0
 155         blr
 156
 157 ASENTRY(lv1_release_memory)
 158         mflr    %r0
 159         std     %r0,16(%r1)
 160         stdu    %r1,-48(%r1)
 161         li      %r11,13
 162         hc
 163         extsw   %r3,%r3
 164         ld      %r1,0(%r1)
 165         ld      %r0,16(%r1)
 166         mtlr    %r0
 167         blr
 168
 169 ASENTRY(lv1_put_iopte)
 170         mflr    %r0
 171         std     %r0,16(%r1)
 172         stdu    %r1,-48(%r1)
 173         li      %r11,15
 174         hc
 175         extsw   %r3,%r3
 176         ld      %r1,0(%r1)
 177         ld      %r0,16(%r1)
 178         mtlr    %r0
 179         blr
 180
 181 ASENTRY(lv1_disconnect_irq_plug_ext)
 182         mflr    %r0
 183         std     %r0,16(%r1)
 184         stdu    %r1,-48(%r1)
 185         li      %r11,17
 186         hc
 187         extsw   %r3,%r3
 188         ld      %r1,0(%r1)
 189         ld      %r0,16(%r1)
 190         mtlr    %r0
 191         blr
 192
 193 ASENTRY(lv1_construct_event_receive_port)
 194         mflr    %r0
 195         std     %r0,16(%r1)
 196         stdu    %r1,-56(%r1)
 197         std     %r3,48(%r1)
 198         li      %r11,18
 199         hc
 200         extsw   %r3,%r3
 201         ld      %r11,48(%r1)
 202         std     %r4,0(%r11)
 203         ld      %r1,0(%r1)
 204         ld      %r0,16(%r1)
 205         mtlr    %r0
 206         blr
 207
 208 ASENTRY(lv1_destruct_event_receive_port)
 209         mflr    %r0
 210         std     %r0,16(%r1)
 211         stdu    %r1,-48(%r1)
 212         li      %r11,19
 213         hc
 214         extsw   %r3,%r3
 215         ld      %r1,0(%r1)
 216         ld      %r0,16(%r1)
 217         mtlr    %r0
 218         blr
 219
 220 ASENTRY(lv1_send_event_locally)
 221         mflr    %r0
 222         std     %r0,16(%r1)
 223         stdu    %r1,-48(%r1)
 224         li      %r11,24
 225         hc
 226         extsw   %r3,%r3
 227         ld      %r1,0(%r1)
 228         ld      %r0,16(%r1)
 229         mtlr    %r0
 230         blr
 231
 232 ASENTRY(lv1_end_of_interrupt)
 233         mflr    %r0
 234         std     %r0,16(%r1)
 235         stdu    %r1,-48(%r1)
 236         li      %r11,27
 237         hc
 238         extsw   %r3,%r3
 239         ld      %r1,0(%r1)
 240         ld      %r0,16(%r1)
 241         mtlr    %r0
 242         blr
 243
 244 ASENTRY(lv1_connect_irq_plug)
 245         mflr    %r0
 246         std     %r0,16(%r1)
 247         stdu    %r1,-48(%r1)
 248         li      %r11,28
 249         hc
 250         extsw   %r3,%r3
 251         ld      %r1,0(%r1)
 252         ld      %r0,16(%r1)
 253         mtlr    %r0
 254         blr
 255
 256 ASENTRY(lv1_disconnect_irq_plus)
 257         mflr    %r0
 258         std     %r0,16(%r1)
 259         stdu    %r1,-48(%r1)
 260         li      %r11,29
 261         hc
 262         extsw   %r3,%r3
 263         ld      %r1,0(%r1)
 264         ld      %r0,16(%r1)
 265         mtlr    %r0
 266         blr
 267
 268 ASENTRY(lv1_end_of_interrupt_ext)
 269         mflr    %r0
 270         std     %r0,16(%r1)
 271         stdu    %r1,-48(%r1)
 272         li      %r11,30
 273         hc
 274         extsw   %r3,%r3
 275         ld      %r1,0(%r1)
 276         ld      %r0,16(%r1)
 277         mtlr    %r0
 278         blr
 279
 280 ASENTRY(lv1_did_update_interrupt_mask)
 281         mflr    %r0
 282         std     %r0,16(%r1)
 283         stdu    %r1,-48(%r1)
 284         li      %r11,31
 285         hc
 286         extsw   %r3,%r3
 287         ld      %r1,0(%r1)
 288         ld      %r0,16(%r1)
 289         mtlr    %r0
 290         blr
 291
 292 ASENTRY(lv1_shutdown_logical_partition)
 293         mflr    %r0
 294         std     %r0,16(%r1)
 295         stdu    %r1,-48(%r1)
 296         li      %r11,44
 297         hc
 298         extsw   %r3,%r3
 299         ld      %r1,0(%r1)
 300         ld      %r0,16(%r1)
 301         mtlr    %r0
 302         blr
 303
 304 ASENTRY(lv1_destruct_logical_spe)
 305         mflr    %r0
 306         std     %r0,16(%r1)
 307         stdu    %r1,-48(%r1)
 308         li      %r11,54
 309         hc
 310         extsw   %r3,%r3
 311         ld      %r1,0(%r1)
 312         ld      %r0,16(%r1)
 313         mtlr    %r0
 314         blr
 315
 316 ASENTRY(lv1_construct_logical_spe)
 317         mflr    %r0
 318         std     %r0,16(%r1)
 319         stdu    %r1,-96(%r1)
 320         std     %r10,48(%r1)
 321         ld      %r11,208(%r1)
 322         std     %r11,56(%r1)
 323         ld      %r11,216(%r1)
 324         std     %r11,64(%r1)
 325         ld      %r11,224(%r1)
 326         std     %r11,72(%r1)
 327         ld      %r11,232(%r1)
 328         std     %r11,80(%r1)
 329         ld      %r11,240(%r1)
 330         std     %r11,88(%r1)
 331         li      %r11,57
 332         hc
 333         extsw   %r3,%r3
 334         ld      %r11,48(%r1)
 335         std     %r4,0(%r11)
 336         ld      %r11,56(%r1)
 337         std     %r5,0(%r11)
 338         ld      %r11,64(%r1)
 339         std     %r6,0(%r11)
 340         ld      %r11,72(%r1)
 341         std     %r7,0(%r11)
 342         ld      %r11,80(%r1)
 343         std     %r8,0(%r11)
 344         ld      %r11,88(%r1)
 345         std     %r9,0(%r11)
 346         ld      %r1,0(%r1)
 347         ld      %r0,16(%r1)
 348         mtlr    %r0
 349         blr
 350
 351 ASENTRY(lv1_set_spe_interrupt_mask)
 352         mflr    %r0
 353         std     %r0,16(%r1)
 354         stdu    %r1,-48(%r1)
 355         li      %r11,61
 356         hc
 357         extsw   %r3,%r3
 358         ld      %r1,0(%r1)
 359         ld      %r0,16(%r1)
 360         mtlr    %r0
 361         blr
 362
 363 ASENTRY(lv1_disable_logical_spe)
 364         mflr    %r0
 365         std     %r0,16(%r1)
 366         stdu    %r1,-48(%r1)
 367         li      %r11,65
 368         hc
 369         extsw   %r3,%r3
 370         ld      %r1,0(%r1)
 371         ld      %r0,16(%r1)
 372         mtlr    %r0
 373         blr
 374
 375 ASENTRY(lv1_clear_spe_interrupt_status)
 376         mflr    %r0
 377         std     %r0,16(%r1)
 378         stdu    %r1,-48(%r1)
 379         li      %r11,66
 380         hc
 381         extsw   %r3,%r3
 382         ld      %r1,0(%r1)
 383         ld      %r0,16(%r1)
 384         mtlr    %r0
 385         blr
 386
 387 ASENTRY(lv1_get_spe_interrupt_status)
 388         mflr    %r0
 389         std     %r0,16(%r1)
 390         stdu    %r1,-56(%r1)
 391         std     %r5,48(%r1)
 392         li      %r11,67
 393         hc
 394         extsw   %r3,%r3
 395         ld      %r11,48(%r1)
 396         std     %r4,0(%r11)
 397         ld      %r1,0(%r1)
 398         ld      %r0,16(%r1)
 399         mtlr    %r0
 400         blr
 401
 402 ASENTRY(lv1_get_logical_ppe_id)
 403         mflr    %r0
 404         std     %r0,16(%r1)
 405         stdu    %r1,-56(%r1)
 406         std     %r3,48(%r1)
 407         li      %r11,69
 408         hc
 409         extsw   %r3,%r3
 410         ld      %r11,48(%r1)
 411         std     %r4,0(%r11)
 412         ld      %r1,0(%r1)
 413         ld      %r0,16(%r1)
 414         mtlr    %r0
 415         blr
 416
 417 ASENTRY(lv1_get_logical_partition_id)
 418         mflr    %r0
 419         std     %r0,16(%r1)
 420         stdu    %r1,-56(%r1)
 421         std     %r3,48(%r1)
 422         li      %r11,74
 423         hc
 424         extsw   %r3,%r3
 425         ld      %r11,48(%r1)
 426         std     %r4,0(%r11)
 427         ld      %r1,0(%r1)
 428         ld      %r0,16(%r1)
 429         mtlr    %r0
 430         blr
 431
 432 ASENTRY(lv1_get_spe_irq_outlet)
 433         mflr    %r0
 434         std     %r0,16(%r1)
 435         stdu    %r1,-56(%r1)
 436         std     %r5,48(%r1)
 437         li      %r11,78
 438         hc
 439         extsw   %r3,%r3
 440         ld      %r11,48(%r1)
 441         std     %r4,0(%r11)
 442         ld      %r1,0(%r1)
 443         ld      %r0,16(%r1)
 444         mtlr    %r0
 445         blr
 446
 447 ASENTRY(lv1_set_spe_privilege_state_area_1_register)
 448         mflr    %r0
 449         std     %r0,16(%r1)
 450         stdu    %r1,-48(%r1)
 451         li      %r11,79
 452         hc
 453         extsw   %r3,%r3
 454         ld      %r1,0(%r1)
 455         ld      %r0,16(%r1)
 456         mtlr    %r0
 457         blr
 458
 459 ASENTRY(lv1_get_repository_node_value)
 460         mflr    %r0
 461         std     %r0,16(%r1)
 462         stdu    %r1,-64(%r1)
 463         std     %r8,48(%r1)
 464         std     %r9,56(%r1)
 465         li      %r11,91
 466         hc
 467         extsw   %r3,%r3
 468         ld      %r11,48(%r1)
 469         std     %r4,0(%r11)
 470         ld      %r11,56(%r1)
 471         std     %r5,0(%r11)
 472         ld      %r1,0(%r1)
 473         ld      %r0,16(%r1)
 474         mtlr    %r0
 475         blr
 476
 477 ASENTRY(lv1_read_htab_entries)
 478         mflr    %r0
 479         std     %r0,16(%r1)
 480         stdu    %r1,-88(%r1)
 481         std     %r5,48(%r1)
 482         std     %r6,56(%r1)
 483         std     %r7,64(%r1)
 484         std     %r8,72(%r1)
 485         std     %r9,80(%r1)
 486         li      %r11,95
 487         hc
 488         extsw   %r3,%r3
 489         ld      %r11,48(%r1)
 490         std     %r4,0(%r11)
 491         ld      %r11,56(%r1)
 492         std     %r5,0(%r11)
 493         ld      %r11,64(%r1)
 494         std     %r6,0(%r11)
 495         ld      %r11,72(%r1)
 496         std     %r7,0(%r11)
 497         ld      %r11,80(%r1)
 498         std     %r8,0(%r11)
 499         ld      %r1,0(%r1)
 500         ld      %r0,16(%r1)
 501         mtlr    %r0
 502         blr
 503
 504 ASENTRY(lv1_set_dabr)
 505         mflr    %r0
 506         std     %r0,16(%r1)
 507         stdu    %r1,-48(%r1)
 508         li      %r11,96
 509         hc
 510         extsw   %r3,%r3
 511         ld      %r1,0(%r1)
 512         ld      %r0,16(%r1)
 513         mtlr    %r0
 514         blr
 515
 516 ASENTRY(lv1_allocate_io_segment)
 517         mflr    %r0
 518         std     %r0,16(%r1)
 519         stdu    %r1,-56(%r1)
 520         std     %r6,48(%r1)
 521         li      %r11,116
 522         hc
 523         extsw   %r3,%r3
 524         ld      %r11,48(%r1)
 525         std     %r4,0(%r11)
 526         ld      %r1,0(%r1)
 527         ld      %r0,16(%r1)
 528         mtlr    %r0
 529         blr
 530
 531 ASENTRY(lv1_release_io_segment)
 532         mflr    %r0
 533         std     %r0,16(%r1)
 534         stdu    %r1,-48(%r1)
 535         li      %r11,117
 536         hc
 537         extsw   %r3,%r3
 538         ld      %r1,0(%r1)
 539         ld      %r0,16(%r1)
 540         mtlr    %r0
 541         blr
 542
 543 ASENTRY(lv1_construct_io_irq_outlet)
 544         mflr    %r0
 545         std     %r0,16(%r1)
 546         stdu    %r1,-56(%r1)
 547         std     %r4,48(%r1)
 548         li      %r11,120
 549         hc
 550         extsw   %r3,%r3
 551         ld      %r11,48(%r1)
 552         std     %r4,0(%r11)
 553         ld      %r1,0(%r1)
 554         ld      %r0,16(%r1)
 555         mtlr    %r0
 556         blr
 557
 558 ASENTRY(lv1_destruct_io_irq_outlet)
 559         mflr    %r0
 560         std     %r0,16(%r1)
 561         stdu    %r1,-48(%r1)
 562         li      %r11,121
 563         hc
 564         extsw   %r3,%r3
 565         ld      %r1,0(%r1)
 566         ld      %r0,16(%r1)
 567         mtlr    %r0
 568         blr
 569
 570 ASENTRY(lv1_map_htab)
 571         mflr    %r0
 572         std     %r0,16(%r1)
 573         stdu    %r1,-56(%r1)
 574         std     %r4,48(%r1)
 575         li      %r11,122
 576         hc
 577         extsw   %r3,%r3
 578         ld      %r11,48(%r1)
 579         std     %r4,0(%r11)
 580         ld      %r1,0(%r1)
 581         ld      %r0,16(%r1)
 582         mtlr    %r0
 583         blr
 584
 585 ASENTRY(lv1_unmap_htab)
 586         mflr    %r0
 587         std     %r0,16(%r1)
 588         stdu    %r1,-48(%r1)
 589         li      %r11,123
 590         hc
 591         extsw   %r3,%r3
 592         ld      %r1,0(%r1)
 593         ld      %r0,16(%r1)
 594         mtlr    %r0
 595         blr
 596
 597 ASENTRY(lv1_get_version_info)
 598         mflr    %r0
 599         std     %r0,16(%r1)
 600         stdu    %r1,-56(%r1)
 601         std     %r3,48(%r1)
 602         li      %r11,127
 603         hc
 604         extsw   %r3,%r3
 605         ld      %r11,48(%r1)
 606         std     %r4,0(%r11)
 607         ld      %r1,0(%r1)
 608         ld      %r0,16(%r1)
 609         mtlr    %r0
 610         blr
 611
 612 ASENTRY(lv1_insert_htab_entry)
 613         mflr    %r0
 614         std     %r0,16(%r1)
 615         stdu    %r1,-72(%r1)
 616         std     %r9,48(%r1)
 617         std     %r10,56(%r1)
 618         ld      %r11,184(%r1)
 619         std     %r11,64(%r1)
 620         li      %r11,158
 621         hc
 622         extsw   %r3,%r3
 623         ld      %r11,48(%r1)
 624         std     %r4,0(%r11)
 625         ld      %r11,56(%r1)
 626         std     %r5,0(%r11)
 627         ld      %r11,64(%r1)
 628         std     %r6,0(%r11)
 629         ld      %r1,0(%r1)
 630         ld      %r0,16(%r1)
 631         mtlr    %r0
 632         blr
 633
 634 ASENTRY(lv1_read_virtual_uart)
 635         mflr    %r0
 636         std     %r0,16(%r1)
 637         stdu    %r1,-56(%r1)
 638         std     %r6,48(%r1)
 639         li      %r11,162
 640         hc
 641         extsw   %r3,%r3
 642         ld      %r11,48(%r1)
 643         std     %r4,0(%r11)
 644         ld      %r1,0(%r1)
 645         ld      %r0,16(%r1)
 646         mtlr    %r0
 647         blr
 648
 649 ASENTRY(lv1_write_virtual_uart)
 650         mflr    %r0
 651         std     %r0,16(%r1)
 652         stdu    %r1,-56(%r1)
 653         std     %r6,48(%r1)
 654         li      %r11,163
 655         hc
 656         extsw   %r3,%r3
 657         ld      %r11,48(%r1)
 658         std     %r4,0(%r11)
 659         ld      %r1,0(%r1)
 660         ld      %r0,16(%r1)
 661         mtlr    %r0
 662         blr
 663
 664 ASENTRY(lv1_set_virtual_uart_param)
 665         mflr    %r0
 666         std     %r0,16(%r1)
 667         stdu    %r1,-48(%r1)
 668         li      %r11,164
 669         hc
 670         extsw   %r3,%r3
 671         ld      %r1,0(%r1)
 672         ld      %r0,16(%r1)
 673         mtlr    %r0
 674         blr
 675
 676 ASENTRY(lv1_get_virtual_uart_param)
 677         mflr    %r0
 678         std     %r0,16(%r1)
 679         stdu    %r1,-56(%r1)
 680         std     %r5,48(%r1)
 681         li      %r11,165
 682         hc
 683         extsw   %r3,%r3
 684         ld      %r11,48(%r1)
 685         std     %r4,0(%r11)
 686         ld      %r1,0(%r1)
 687         ld      %r0,16(%r1)
 688         mtlr    %r0
 689         blr
 690
 691 ASENTRY(lv1_configure_virtual_uart)
 692         mflr    %r0
 693         std     %r0,16(%r1)
 694         stdu    %r1,-56(%r1)
 695         std     %r4,48(%r1)
 696         li      %r11,166
 697         hc
 698         extsw   %r3,%r3
 699         ld      %r11,48(%r1)
 700         std     %r4,0(%r11)
 701         ld      %r1,0(%r1)
 702         ld      %r0,16(%r1)
 703         mtlr    %r0
 704         blr
 705
 706 ASENTRY(lv1_open_device)
 707         mflr    %r0
 708         std     %r0,16(%r1)
 709         stdu    %r1,-48(%r1)
 710         li      %r11,170
 711         hc
 712         extsw   %r3,%r3
 713         ld      %r1,0(%r1)
 714         ld      %r0,16(%r1)
 715         mtlr    %r0
 716         blr
 717
 718 ASENTRY(lv1_close_device)
 719         mflr    %r0
 720         std     %r0,16(%r1)
 721         stdu    %r1,-48(%r1)
 722         li      %r11,171
 723         hc
 724         extsw   %r3,%r3
 725         ld      %r1,0(%r1)
 726         ld      %r0,16(%r1)
 727         mtlr    %r0
 728         blr
 729
 730 ASENTRY(lv1_map_device_mmio_region)
 731         mflr    %r0
 732         std     %r0,16(%r1)
 733         stdu    %r1,-56(%r1)
 734         std     %r8,48(%r1)
 735         li      %r11,172
 736         hc
 737         extsw   %r3,%r3
 738         ld      %r11,48(%r1)
 739         std     %r4,0(%r11)
 740         ld      %r1,0(%r1)
 741         ld      %r0,16(%r1)
 742         mtlr    %r0
 743         blr
 744
 745 ASENTRY(lv1_unmap_device_mmio_region)
 746         mflr    %r0
 747         std     %r0,16(%r1)
 748         stdu    %r1,-48(%r1)
 749         li      %r11,173
 750         hc
 751         extsw   %r3,%r3
 752         ld      %r1,0(%r1)
 753         ld      %r0,16(%r1)
 754         mtlr    %r0
 755         blr
 756
 757 ASENTRY(lv1_allocate_device_dma_region)
 758         mflr    %r0
 759         std     %r0,16(%r1)
 760         stdu    %r1,-56(%r1)
 761         std     %r8,48(%r1)
 762         li      %r11,174
 763         hc
 764         extsw   %r3,%r3
 765         ld      %r11,48(%r1)
 766         std     %r4,0(%r11)
 767         ld      %r1,0(%r1)
 768         ld      %r0,16(%r1)
 769         mtlr    %r0
 770         blr
 771
 772 ASENTRY(lv1_free_device_dma_region)
 773         mflr    %r0
 774         std     %r0,16(%r1)
 775         stdu    %r1,-48(%r1)
 776         li      %r11,175
 777         hc
 778         extsw   %r3,%r3
 779         ld      %r1,0(%r1)
 780         ld      %r0,16(%r1)
 781         mtlr    %r0
 782         blr
 783
 784 ASENTRY(lv1_map_device_dma_region)
 785         mflr    %r0
 786         std     %r0,16(%r1)
 787         stdu    %r1,-48(%r1)
 788         li      %r11,176
 789         hc
 790         extsw   %r3,%r3
 791         ld      %r1,0(%r1)
 792         ld      %r0,16(%r1)
 793         mtlr    %r0
 794         blr
 795
 796 ASENTRY(lv1_unmap_device_dma_region)
 797         mflr    %r0
 798         std     %r0,16(%r1)
 799         stdu    %r1,-48(%r1)
 800         li      %r11,177
 801         hc
 802         extsw   %r3,%r3
 803         ld      %r1,0(%r1)
 804         ld      %r0,16(%r1)
 805         mtlr    %r0
 806         blr
 807
 808 ASENTRY(lv1_read_pci_config)
 809         mflr    %r0
 810         std     %r0,16(%r1)
 811         stdu    %r1,-56(%r1)
 812         std     %r9,48(%r1)
 813         li      %r11,178
 814         hc
 815         extsw   %r3,%r3
 816         ld      %r11,48(%r1)
 817         std     %r4,0(%r11)
 818         ld      %r1,0(%r1)
 819         ld      %r0,16(%r1)
 820         mtlr    %r0
 821         blr
 822
 823 ASENTRY(lv1_write_pci_config)
 824         mflr    %r0
 825         std     %r0,16(%r1)
 826         stdu    %r1,-48(%r1)
 827         li      %r11,179
 828         hc
 829         extsw   %r3,%r3
 830         ld      %r1,0(%r1)
 831         ld      %r0,16(%r1)
 832         mtlr    %r0
 833         blr
 834
 835 ASENTRY(lv1_net_add_multicast_address)
 836         mflr    %r0
 837         std     %r0,16(%r1)
 838         stdu    %r1,-48(%r1)
 839         li      %r11,185
 840         hc
 841         extsw   %r3,%r3
 842         ld      %r1,0(%r1)
 843         ld      %r0,16(%r1)
 844         mtlr    %r0
 845         blr
 846
 847 ASENTRY(lv1_net_remove_multicast_address)
 848         mflr    %r0
 849         std     %r0,16(%r1)
 850         stdu    %r1,-48(%r1)
 851         li      %r11,186
 852         hc
 853         extsw   %r3,%r3
 854         ld      %r1,0(%r1)
 855         ld      %r0,16(%r1)
 856         mtlr    %r0
 857         blr
 858
 859 ASENTRY(lv1_net_start_tx_dma)
 860         mflr    %r0
 861         std     %r0,16(%r1)
 862         stdu    %r1,-48(%r1)
 863         li      %r11,187
 864         hc
 865         extsw   %r3,%r3
 866         ld      %r1,0(%r1)
 867         ld      %r0,16(%r1)
 868         mtlr    %r0
 869         blr
 870
 871 ASENTRY(lv1_net_stop_tx_dma)
 872         mflr    %r0
 873         std     %r0,16(%r1)
 874         stdu    %r1,-48(%r1)
 875         li      %r11,188
 876         hc
 877         extsw   %r3,%r3
 878         ld      %r1,0(%r1)
 879         ld      %r0,16(%r1)
 880         mtlr    %r0
 881         blr
 882
 883 ASENTRY(lv1_net_start_rx_dma)
 884         mflr    %r0
 885         std     %r0,16(%r1)
 886         stdu    %r1,-48(%r1)
 887         li      %r11,189
 888         hc
 889         extsw   %r3,%r3
 890         ld      %r1,0(%r1)
 891         ld      %r0,16(%r1)
 892         mtlr    %r0
 893         blr
 894
 895 ASENTRY(lv1_net_stop_rx_dma)
 896         mflr    %r0
 897         std     %r0,16(%r1)
 898         stdu    %r1,-48(%r1)
 899         li      %r11,190
 900         hc
 901         extsw   %r3,%r3
 902         ld      %r1,0(%r1)
 903         ld      %r0,16(%r1)
 904         mtlr    %r0
 905         blr
 906
 907 ASENTRY(lv1_net_set_interrupt_status_indicator)
 908         mflr    %r0
 909         std     %r0,16(%r1)
 910         stdu    %r1,-48(%r1)
 911         li      %r11,191
 912         hc
 913         extsw   %r3,%r3
 914         ld      %r1,0(%r1)
 915         ld      %r0,16(%r1)
 916         mtlr    %r0
 917         blr
 918
 919 ASENTRY(lv1_net_set_interrupt_mask)
 920         mflr    %r0
 921         std     %r0,16(%r1)
 922         stdu    %r1,-48(%r1)
 923         li      %r11,193
 924         hc
 925         extsw   %r3,%r3
 926         ld      %r1,0(%r1)
 927         ld      %r0,16(%r1)
 928         mtlr    %r0
 929         blr
 930
 931 ASENTRY(lv1_net_control)
 932         mflr    %r0
 933         std     %r0,16(%r1)
 934         stdu    %r1,-64(%r1)
 935         std     %r9,48(%r1)
 936         std     %r10,56(%r1)
 937         li      %r11,194
 938         hc
 939         extsw   %r3,%r3
 940         ld      %r11,48(%r1)
 941         std     %r4,0(%r11)
 942         ld      %r11,56(%r1)
 943         std     %r5,0(%r11)
 944         ld      %r1,0(%r1)
 945         ld      %r0,16(%r1)
 946         mtlr    %r0
 947         blr
 948
 949 ASENTRY(lv1_connect_interrupt_event_receive_port)
 950         mflr    %r0
 951         std     %r0,16(%r1)
 952         stdu    %r1,-48(%r1)
 953         li      %r11,197
 954         hc
 955         extsw   %r3,%r3
 956         ld      %r1,0(%r1)
 957         ld      %r0,16(%r1)
 958         mtlr    %r0
 959         blr
 960
 961 ASENTRY(lv1_disconnect_interrupt_event_receive_port)
 962         mflr    %r0
 963         std     %r0,16(%r1)
 964         stdu    %r1,-48(%r1)
 965         li      %r11,198
 966         hc
 967         extsw   %r3,%r3
 968         ld      %r1,0(%r1)
 969         ld      %r0,16(%r1)
 970         mtlr    %r0
 971         blr
 972
 973 ASENTRY(lv1_deconfigure_virtual_uart_irq)
 974         mflr    %r0
 975         std     %r0,16(%r1)
 976         stdu    %r1,-48(%r1)
 977         li      %r11,202
 978         hc
 979         extsw   %r3,%r3
 980         ld      %r1,0(%r1)
 981         ld      %r0,16(%r1)
 982         mtlr    %r0
 983         blr
 984
 985 ASENTRY(lv1_enable_logical_spe)
 986         mflr    %r0
 987         std     %r0,16(%r1)
 988         stdu    %r1,-48(%r1)
 989         li      %r11,207
 990         hc
 991         extsw   %r3,%r3
 992         ld      %r1,0(%r1)
 993         ld      %r0,16(%r1)
 994         mtlr    %r0
 995         blr
 996
 997 ASENTRY(lv1_gpu_open)
 998         mflr    %r0
 999         std     %r0,16(%r1)
1000         stdu    %r1,-48(%r1)
1001         li      %r11,210
1002         hc
1003         extsw   %r3,%r3
1004         ld      %r1,0(%r1)
1005         ld      %r0,16(%r1)
1006         mtlr    %r0
1007         blr
1008
1009 ASENTRY(lv1_gpu_close)
1010         mflr    %r0
1011         std     %r0,16(%r1)
1012         stdu    %r1,-48(%r1)
1013         li      %r11,211
1014         hc
1015         extsw   %r3,%r3
1016         ld      %r1,0(%r1)
1017         ld      %r0,16(%r1)
1018         mtlr    %r0
1019         blr
1020
1021 ASENTRY(lv1_gpu_device_map)
1022         mflr    %r0
1023         std     %r0,16(%r1)
1024         stdu    %r1,-64(%r1)
1025         std     %r4,48(%r1)
1026         std     %r5,56(%r1)
1027         li      %r11,212
1028         hc
1029         extsw   %r3,%r3
1030         ld      %r11,48(%r1)
1031         std     %r4,0(%r11)
1032         ld      %r11,56(%r1)
1033         std     %r5,0(%r11)
1034         ld      %r1,0(%r1)
1035         ld      %r0,16(%r1)
1036         mtlr    %r0
1037         blr
1038
1039 ASENTRY(lv1_gpu_device_unmap)
1040         mflr    %r0
1041         std     %r0,16(%r1)
1042         stdu    %r1,-48(%r1)
1043         li      %r11,213
1044         hc
1045         extsw   %r3,%r3
1046         ld      %r1,0(%r1)
1047         ld      %r0,16(%r1)
1048         mtlr    %r0
1049         blr
1050
1051 ASENTRY(lv1_gpu_memory_allocate)
1052         mflr    %r0
1053         std     %r0,16(%r1)
1054         stdu    %r1,-64(%r1)
1055         std     %r8,48(%r1)
1056         std     %r9,56(%r1)
1057         li      %r11,214
1058         hc
1059         extsw   %r3,%r3
1060         ld      %r11,48(%r1)
1061         std     %r4,0(%r11)
1062         ld      %r11,56(%r1)
1063         std     %r5,0(%r11)
1064         ld      %r1,0(%r1)
1065         ld      %r0,16(%r1)
1066         mtlr    %r0
1067         blr
1068
1069 ASENTRY(lv1_gpu_memory_free)
1070         mflr    %r0
1071         std     %r0,16(%r1)
1072         stdu    %r1,-48(%r1)
1073         li      %r11,216
1074         hc
1075         extsw   %r3,%r3
1076         ld      %r1,0(%r1)
1077         ld      %r0,16(%r1)
1078         mtlr    %r0
1079         blr
1080
1081 ASENTRY(lv1_gpu_context_allocate)
1082         mflr    %r0
1083         std     %r0,16(%r1)
1084         stdu    %r1,-88(%r1)
1085         std     %r5,48(%r1)
1086         std     %r6,56(%r1)
1087         std     %r7,64(%r1)
1088         std     %r8,72(%r1)
1089         std     %r9,80(%r1)
1090         li      %r11,217
1091         hc
1092         extsw   %r3,%r3
1093         ld      %r11,48(%r1)
1094         std     %r4,0(%r11)
1095         ld      %r11,56(%r1)
1096         std     %r5,0(%r11)
1097         ld      %r11,64(%r1)
1098         std     %r6,0(%r11)
1099         ld      %r11,72(%r1)
1100         std     %r7,0(%r11)
1101         ld      %r11,80(%r1)
1102         std     %r8,0(%r11)
1103         ld      %r1,0(%r1)
1104         ld      %r0,16(%r1)
1105         mtlr    %r0
1106         blr
1107
1108 ASENTRY(lv1_gpu_context_free)
1109         mflr    %r0
1110         std     %r0,16(%r1)
1111         stdu    %r1,-48(%r1)
1112         li      %r11,218
1113         hc
1114         extsw   %r3,%r3
1115         ld      %r1,0(%r1)
1116         ld      %r0,16(%r1)
1117         mtlr    %r0
1118         blr
1119
1120 ASENTRY(lv1_gpu_context_iomap)
1121         mflr    %r0
1122         std     %r0,16(%r1)
1123         stdu    %r1,-48(%r1)
1124         li      %r11,221
1125         hc
1126         extsw   %r3,%r3
1127         ld      %r1,0(%r1)
1128         ld      %r0,16(%r1)
1129         mtlr    %r0
1130         blr
1131
1132 ASENTRY(lv1_gpu_context_attribute)
1133         mflr    %r0
1134         std     %r0,16(%r1)
1135         stdu    %r1,-48(%r1)
1136         li      %r11,225
1137         hc
1138         extsw   %r3,%r3
1139         ld      %r1,0(%r1)
1140         ld      %r0,16(%r1)
1141         mtlr    %r0
1142         blr
1143
1144 ASENTRY(lv1_gpu_context_intr)
1145         mflr    %r0
1146         std     %r0,16(%r1)
1147         stdu    %r1,-56(%r1)
1148         std     %r4,48(%r1)
1149         li      %r11,227
1150         hc
1151         extsw   %r3,%r3
1152         ld      %r11,48(%r1)
1153         std     %r4,0(%r11)
1154         ld      %r1,0(%r1)
1155         ld      %r0,16(%r1)
1156         mtlr    %r0
1157         blr
1158
1159 ASENTRY(lv1_gpu_attribute)
1160         mflr    %r0
1161         std     %r0,16(%r1)
1162         stdu    %r1,-48(%r1)
1163         li      %r11,228
1164         hc
1165         extsw   %r3,%r3
1166         ld      %r1,0(%r1)
1167         ld      %r0,16(%r1)
1168         mtlr    %r0
1169         blr
1170
1171 ASENTRY(lv1_get_rtc)
1172         mflr    %r0
1173         std     %r0,16(%r1)
1174         stdu    %r1,-64(%r1)
1175         std     %r3,48(%r1)
1176         std     %r4,56(%r1)
1177         li      %r11,232
1178         hc
1179         extsw   %r3,%r3
1180         ld      %r11,48(%r1)
1181         std     %r4,0(%r11)
1182         ld      %r11,56(%r1)
1183         std     %r5,0(%r11)
1184         ld      %r1,0(%r1)
1185         ld      %r0,16(%r1)
1186         mtlr    %r0
1187         blr
1188
1189 ASENTRY(lv1_storage_read)
1190         mflr    %r0
1191         std     %r0,16(%r1)
1192         stdu    %r1,-56(%r1)
1193         std     %r9,48(%r1)
1194         li      %r11,245
1195         hc
1196         extsw   %r3,%r3
1197         ld      %r11,48(%r1)
1198         std     %r4,0(%r11)
1199         ld      %r1,0(%r1)
1200         ld      %r0,16(%r1)
1201         mtlr    %r0
1202         blr
1203
1204 ASENTRY(lv1_storage_write)
1205         mflr    %r0
1206         std     %r0,16(%r1)
1207         stdu    %r1,-56(%r1)
1208         std     %r9,48(%r1)
1209         li      %r11,246
1210         hc
1211         extsw   %r3,%r3
1212         ld      %r11,48(%r1)
1213         std     %r4,0(%r11)
1214         ld      %r1,0(%r1)
1215         ld      %r0,16(%r1)
1216         mtlr    %r0
1217         blr
1218
1219 ASENTRY(lv1_storage_send_device_command)
1220         mflr    %r0
1221         std     %r0,16(%r1)
1222         stdu    %r1,-56(%r1)
1223         std     %r9,48(%r1)
1224         li      %r11,248
1225         hc
1226         extsw   %r3,%r3
1227         ld      %r11,48(%r1)
1228         std     %r4,0(%r11)
1229         ld      %r1,0(%r1)
1230         ld      %r0,16(%r1)
1231         mtlr    %r0
1232         blr
1233
1234 ASENTRY(lv1_storage_get_async_status)
1235         mflr    %r0
1236         std     %r0,16(%r1)
1237         stdu    %r1,-64(%r1)
1238         std     %r4,48(%r1)
1239         std     %r5,56(%r1)
1240         li      %r11,249
1241         hc
1242         extsw   %r3,%r3
1243         ld      %r11,48(%r1)
1244         std     %r4,0(%r11)
1245         ld      %r11,56(%r1)
1246         std     %r5,0(%r11)
1247         ld      %r1,0(%r1)
1248         ld      %r0,16(%r1)
1249         mtlr    %r0
1250         blr
1251
1252 ASENTRY(lv1_storage_check_async_status)
1253         mflr    %r0
1254         std     %r0,16(%r1)
1255         stdu    %r1,-56(%r1)
1256         std     %r5,48(%r1)
1257         li      %r11,254
1258         hc
1259         extsw   %r3,%r3
1260         ld      %r11,48(%r1)
1261         std     %r4,0(%r11)
1262         ld      %r1,0(%r1)
1263         ld      %r0,16(%r1)
1264         mtlr    %r0
1265         blr
1266
1267 ASENTRY(lv1_panic)
1268         mflr    %r0
1269         std     %r0,16(%r1)
1270         stdu    %r1,-48(%r1)
1271         li      %r11,255
1272         hc
1273         extsw   %r3,%r3
1274         ld      %r1,0(%r1)
1275         ld      %r0,16(%r1)
1276         mtlr    %r0
1277         blr
1278