sys/sparc64/sparc64/mp_machdep.c

   1 /*-
   2  * Copyright (c) 1997 Berkeley Software Design, Inc. All rights reserved.
   3  *
   4  * Redistribution and use in source and binary forms, with or without
   5  * modification, are permitted provided that the following conditions
   6  * are met:
   7  * 1. Redistributions of source code must retain the above copyright
   8  *    notice, this list of conditions and the following disclaimer.
   9  * 2. Redistributions in binary form must reproduce the above copyright
  10  *    notice, this list of conditions and the following disclaimer in the
  11  *    documentation and/or other materials provided with the distribution.
  12  * 3. Berkeley Software Design Inc's name may not be used to endorse or
  13  *    promote products derived from this software without specific prior
  14  *    written permission.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY BERKELEY SOFTWARE DESIGN INC ``AS IS'' AND
  17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  19  * ARE DISCLAIMED.  IN NO EVENT SHALL BERKELEY SOFTWARE DESIGN INC BE LIABLE
  20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  26  * SUCH DAMAGE.
  27  *
  28  * from BSDI: locore.s,v 1.36.2.15 1999/08/23 22:34:41 cp Exp
  29  */
  30 /*-
  31  * Copyright (c) 2002 Jake Burkholder.
  32  * Copyright (c) 2007 Marius Strobl <marius@FreeBSD.org>
  33  * All rights reserved.
  34  *
  35  * Redistribution and use in source and binary forms, with or without
  36  * modification, are permitted provided that the following conditions
  37  * are met:
  38  * 1. Redistributions of source code must retain the above copyright
  39  *    notice, this list of conditions and the following disclaimer.
  40  * 2. Redistributions in binary form must reproduce the above copyright
  41  *    notice, this list of conditions and the following disclaimer in the
  42  *    documentation and/or other materials provided with the distribution.
  43  *
  44  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  45  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  46  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  47  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  48  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  49  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  50  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  51  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  52  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  53  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  54  * SUCH DAMAGE.
  55  */
  56
  57 #include <sys/cdefs.h>
  58 __FBSDID("$FreeBSD$");
  59
  60 #include <sys/param.h>
  61 #include <sys/systm.h>
  62 #include <sys/lock.h>
  63 #include <sys/kdb.h>
  64 #include <sys/kernel.h>
  65 #include <sys/ktr.h>
  66 #include <sys/mutex.h>
  67 #include <sys/pcpu.h>
  68 #include <sys/proc.h>
  69 #include <sys/sched.h>
  70 #include <sys/smp.h>
  71
  72 #include <vm/vm.h>
  73 #include <vm/vm_param.h>
  74 #include <vm/pmap.h>
  75 #include <vm/vm_kern.h>
  76 #include <vm/vm_extern.h>
  77 #include <vm/vm_map.h>
  78
  79 #include <dev/ofw/openfirm.h>
  80
  81 #include <machine/asi.h>
  82 #include <machine/atomic.h>
  83 #include <machine/bus.h>
  84 #include <machine/cpu.h>
  85 #include <machine/md_var.h>
  86 #include <machine/metadata.h>
  87 #include <machine/ofw_machdep.h>
  88 #include <machine/pcb.h>
  89 #include <machine/smp.h>
  90 #include <machine/tick.h>
  91 #include <machine/tlb.h>
  92 #include <machine/tte.h>
  93 #include <machine/ver.h>
  94
  95 #define SUNW_STARTCPU           "SUNW,start-cpu"
  96 #define SUNW_STOPSELF           "SUNW,stop-self"
  97
  98 static ih_func_t cpu_ipi_ast;
  99 static ih_func_t cpu_ipi_preempt;
 100 static ih_func_t cpu_ipi_stop;
 101
 102 /*
 103  * Argument area used to pass data to non-boot processors as they start up.
 104  * This must be statically initialized with a known invalid CPU module ID,
 105  * since the other processors will use it before the boot CPU enters the
 106  * kernel.
 107  */
 108 struct  cpu_start_args cpu_start_args = { 0, -1, -1, 0, 0, 0 };
 109 struct  ipi_cache_args ipi_cache_args;
 110 struct  ipi_tlb_args ipi_tlb_args;
 111 struct  pcb stoppcbs[MAXCPU];
 112
 113 struct  mtx ipi_mtx;
 114
 115 cpu_ipi_selected_t *cpu_ipi_selected;
 116
 117 static vm_offset_t mp_tramp;
 118 static u_int cpuid_to_mid[MAXCPU];
 119 static int isjbus;
 120 static volatile u_int shutdown_cpus;
 121
 122 static void cpu_mp_unleash(void *v);
 123 static void spitfire_ipi_send(u_int mid, u_long d0, u_long d1, u_long d2);
 124 static void sun4u_startcpu(phandle_t cpu, void *func, u_long arg);
 125
 126 static cpu_ipi_selected_t cheetah_ipi_selected;
 127 static cpu_ipi_selected_t spitfire_ipi_selected;
 128
 129 SYSINIT(cpu_mp_unleash, SI_SUB_SMP, SI_ORDER_FIRST, cpu_mp_unleash, NULL);
 130
 131 CTASSERT(MAXCPU <= IDR_CHEETAH_MAX_BN_PAIRS);
 132 CTASSERT(MAXCPU <= sizeof(u_int) * NBBY);
 133 CTASSERT(MAXCPU <= sizeof(int) * NBBY);
 134
 135 void
 136 mp_init(void)
 137 {
 138         struct tte *tp;
 139         int i;
 140
 141         mp_tramp = (vm_offset_t)OF_claim(NULL, PAGE_SIZE, PAGE_SIZE);
 142         if (mp_tramp == (vm_offset_t)-1)
 143                 panic("%s", __func__);
 144         bcopy(mp_tramp_code, (void *)mp_tramp, mp_tramp_code_len);
 145         *(vm_offset_t *)(mp_tramp + mp_tramp_tlb_slots) = kernel_tlb_slots;
 146         *(vm_offset_t *)(mp_tramp + mp_tramp_func) = (vm_offset_t)mp_startup;
 147         tp = (struct tte *)(mp_tramp + mp_tramp_code_len);
 148         for (i = 0; i < kernel_tlb_slots; i++) {
 149                 tp[i].tte_vpn = TV_VPN(kernel_tlbs[i].te_va, TS_4M);
 150                 tp[i].tte_data = TD_V | TD_4M | TD_PA(kernel_tlbs[i].te_pa) |
 151                     TD_L | TD_CP | TD_CV | TD_P | TD_W;
 152         }
 153         for (i = 0; i < PAGE_SIZE; i += sizeof(vm_offset_t))
 154                 flush(mp_tramp + i);
 155
 156         /*
 157          * On UP systems cpu_ipi_selected() can be called while
 158          * cpu_mp_start() wasn't so initialize these here.
 159          */
 160         if (cpu_impl == CPU_IMPL_ULTRASPARCIIIi ||
 161             cpu_impl == CPU_IMPL_ULTRASPARCIIIip)
 162                 isjbus = 1;
 163         if (cpu_impl >= CPU_IMPL_ULTRASPARCIII)
 164                 cpu_ipi_selected = cheetah_ipi_selected;
 165         else
 166                 cpu_ipi_selected = spitfire_ipi_selected;
 167 }
 168
 169 /*
 170  * Probe for other CPUs.
 171  */
 172 void
 173 cpu_mp_setmaxid(void)
 174 {
 175         char buf[128];
 176         phandle_t child;
 177         u_int cpus;
 178
 179         all_cpus = 1 << curcpu;
 180         mp_ncpus = 1;
 181
 182         cpus = 0;
 183         for (child = OF_child(OF_peer(0)); child != 0; child = OF_peer(child))
 184                 if (OF_getprop(child, "device_type", buf, sizeof(buf)) > 0 &&
 185                     strcmp(buf, "cpu") == 0)
 186                         cpus++;
 187         mp_maxid = cpus - 1;
 188 }
 189
 190 int
 191 cpu_mp_probe(void)
 192 {
 193
 194         return (mp_maxid > 0);
 195 }
 196
 197 static void
 198 sun4u_startcpu(phandle_t cpu, void *func, u_long arg)
 199 {
 200         static struct {
 201                 cell_t  name;
 202                 cell_t  nargs;
 203                 cell_t  nreturns;
 204                 cell_t  cpu;
 205                 cell_t  func;
 206                 cell_t  arg;
 207         } args = {
 208                 (cell_t)SUNW_STARTCPU,
 209                 3,
 210         };
 211
 212         args.cpu = cpu;
 213         args.func = (cell_t)func;
 214         args.arg = (cell_t)arg;
 215         openfirmware(&args);
 216 }
 217
 218 /*
 219  * Fire up any non-boot processors.
 220  */
 221 void
 222 cpu_mp_start(void)
 223 {
 224         char buf[128];
 225         volatile struct cpu_start_args *csa;
 226         struct pcpu *pc;
 227         register_t s;
 228         vm_offset_t va;
 229         phandle_t child;
 230         u_int mid;
 231         u_int clock;
 232         u_int cpuid;
 233
 234         mtx_init(&ipi_mtx, "ipi", NULL, MTX_SPIN);
 235
 236         intr_setup(PIL_AST, cpu_ipi_ast, -1, NULL, NULL);
 237         intr_setup(PIL_RENDEZVOUS, (ih_func_t *)smp_rendezvous_action,
 238             -1, NULL, NULL);
 239         intr_setup(PIL_STOP, cpu_ipi_stop, -1, NULL, NULL);
 240         intr_setup(PIL_PREEMPT, cpu_ipi_preempt, -1, NULL, NULL);
 241
 242         cpuid_to_mid[curcpu] = PCPU_GET(mid);
 243
 244         csa = &cpu_start_args;
 245         for (child = OF_child(OF_peer(0)); child != 0 && mp_ncpus <= MAXCPU;
 246             child = OF_peer(child)) {
 247                 if (OF_getprop(child, "device_type", buf, sizeof(buf)) <= 0 ||
 248                     strcmp(buf, "cpu") != 0)
 249                         continue;
 250                 if (OF_getprop(child, cpu_impl < CPU_IMPL_ULTRASPARCIII ?
 251                     "upa-portid" : "portid", &mid, sizeof(mid)) <= 0)
 252                         panic("%s: can't get module ID", __func__);
 253                 if (mid == PCPU_GET(mid))
 254                         continue;
 255                 if (OF_getprop(child, "clock-frequency", &clock,
 256                     sizeof(clock)) <= 0)
 257                         panic("%s: can't get clock", __func__);
 258                 if (clock != PCPU_GET(clock))
 259                         hardclock_use_stick = 1;
 260
 261                 csa->csa_state = 0;
 262                 sun4u_startcpu(child, (void *)mp_tramp, 0);
 263                 s = intr_disable();
 264                 while (csa->csa_state != CPU_TICKSYNC)
 265                         ;
 266                 membar(StoreLoad);
 267                 csa->csa_tick = rd(tick);
 268                 if (cpu_impl >= CPU_IMPL_ULTRASPARCIII) {
 269                         while (csa->csa_state != CPU_STICKSYNC)
 270                                 ;
 271                         membar(StoreLoad);
 272                         csa->csa_stick = rdstick();
 273                 }
 274                 while (csa->csa_state != CPU_INIT)
 275                         ;
 276                 csa->csa_tick = csa->csa_stick = 0;
 277                 intr_restore(s);
 278
 279                 cpuid = mp_ncpus++;
 280                 cpuid_to_mid[cpuid] = mid;
 281                 cpu_identify(csa->csa_ver, clock, cpuid);
 282
 283                 va = kmem_alloc(kernel_map, PCPU_PAGES * PAGE_SIZE);
 284                 pc = (struct pcpu *)(va + (PCPU_PAGES * PAGE_SIZE)) - 1;
 285                 pcpu_init(pc, cpuid, sizeof(*pc));
 286                 pc->pc_addr = va;
 287                 pc->pc_clock = clock;
 288                 pc->pc_mid = mid;
 289                 pc->pc_node = child;
 290
 291                 cache_init(pc);
 292
 293                 all_cpus |= 1 << cpuid;
 294                 intr_add_cpu(cpuid);
 295         }
 296         KASSERT(!isjbus || mp_ncpus <= IDR_JALAPENO_MAX_BN_PAIRS,
 297             ("%s: can only IPI a maximum of %d JBus-CPUs",
 298             __func__, IDR_JALAPENO_MAX_BN_PAIRS));
 299         PCPU_SET(other_cpus, all_cpus & ~(1 << curcpu));
 300         smp_active = 1;
 301 }
 302
 303 void
 304 cpu_mp_announce(void)
 305 {
 306
 307 }
 308
 309 static void
 310 cpu_mp_unleash(void *v)
 311 {
 312         volatile struct cpu_start_args *csa;
 313         struct pcpu *pc;
 314         register_t s;
 315         vm_offset_t va;
 316         vm_paddr_t pa;
 317         u_int ctx_inc;
 318         u_int ctx_min;
 319         int i;
 320
 321         ctx_min = TLB_CTX_USER_MIN;
 322         ctx_inc = (TLB_CTX_USER_MAX - 1) / mp_ncpus;
 323         csa = &cpu_start_args;
 324         csa->csa_count = mp_ncpus;
 325         SLIST_FOREACH(pc, &cpuhead, pc_allcpu) {
 326                 pc->pc_tlb_ctx = ctx_min;
 327                 pc->pc_tlb_ctx_min = ctx_min;
 328                 pc->pc_tlb_ctx_max = ctx_min + ctx_inc;
 329                 ctx_min += ctx_inc;
 330
 331                 if (pc->pc_cpuid == curcpu)
 332                         continue;
 333                 KASSERT(pc->pc_idlethread != NULL,
 334                     ("%s: idlethread", __func__));
 335                 pc->pc_curthread = pc->pc_idlethread;
 336                 pc->pc_curpcb = pc->pc_curthread->td_pcb;
 337                 for (i = 0; i < PCPU_PAGES; i++) {
 338                         va = pc->pc_addr + i * PAGE_SIZE;
 339                         pa = pmap_kextract(va);
 340                         if (pa == 0)
 341                                 panic("%s: pmap_kextract", __func__);
 342                         csa->csa_ttes[i].tte_vpn = TV_VPN(va, TS_8K);
 343                         csa->csa_ttes[i].tte_data = TD_V | TD_8K | TD_PA(pa) |
 344                             TD_L | TD_CP | TD_CV | TD_P | TD_W;
 345                 }
 346                 csa->csa_state = 0;
 347                 csa->csa_pcpu = pc->pc_addr;
 348                 csa->csa_mid = pc->pc_mid;
 349                 s = intr_disable();
 350                 while (csa->csa_state != CPU_BOOTSTRAP)
 351                         ;
 352                 intr_restore(s);
 353         }
 354
 355         membar(StoreLoad);
 356         csa->csa_count = 0;
 357         smp_started = 1;
 358 }
 359
 360 void
 361 cpu_mp_bootstrap(struct pcpu *pc)
 362 {
 363         volatile struct cpu_start_args *csa;
 364
 365         csa = &cpu_start_args;
 366         if (cpu_impl >= CPU_IMPL_ULTRASPARCIII)
 367                 cheetah_init();
 368         cache_enable();
 369         pmap_map_tsb();
 370         /*
 371          * Flush all non-locked TLB entries possibly left over by the
 372          * firmware.
 373          */
 374         tlb_flush_nonlocked();
 375         cpu_setregs(pc);
 376         tick_start();
 377
 378         smp_cpus++;
 379         KASSERT(curthread != NULL, ("%s: curthread", __func__));
 380         PCPU_SET(other_cpus, all_cpus & ~(1 << curcpu));
 381         printf("SMP: AP CPU #%d Launched!\n", curcpu);
 382
 383         csa->csa_count--;
 384         membar(StoreLoad);
 385         csa->csa_state = CPU_BOOTSTRAP;
 386         while (csa->csa_count != 0)
 387                 ;
 388
 389         /* Ok, now enter the scheduler. */
 390         sched_throw(NULL);
 391 }
 392
 393 void
 394 cpu_mp_shutdown(void)
 395 {
 396         int i;
 397
 398         critical_enter();
 399         shutdown_cpus = PCPU_GET(other_cpus);
 400         if (stopped_cpus != PCPU_GET(other_cpus))       /* XXX */
 401                 stop_cpus(stopped_cpus ^ PCPU_GET(other_cpus));
 402         i = 0;
 403         while (shutdown_cpus != 0) {
 404                 if (i++ > 100000) {
 405                         printf("timeout shutting down CPUs.\n");
 406                         break;
 407                 }
 408         }
 409         critical_exit();
 410 }
 411
 412 static void
 413 cpu_ipi_ast(struct trapframe *tf)
 414 {
 415
 416 }
 417
 418 static void
 419 cpu_ipi_stop(struct trapframe *tf)
 420 {
 421
 422         CTR2(KTR_SMP, "%s: stopped %d", __func__, curcpu);
 423         savectx(&stoppcbs[curcpu]);
 424         atomic_set_acq_int(&stopped_cpus, PCPU_GET(cpumask));
 425         while ((started_cpus & PCPU_GET(cpumask)) == 0) {
 426                 if ((shutdown_cpus & PCPU_GET(cpumask)) != 0) {
 427                         atomic_clear_int(&shutdown_cpus, PCPU_GET(cpumask));
 428                         (void)intr_disable();
 429                         for (;;)
 430                                 ;
 431                 }
 432         }
 433         atomic_clear_rel_int(&started_cpus, PCPU_GET(cpumask));
 434         atomic_clear_rel_int(&stopped_cpus, PCPU_GET(cpumask));
 435         CTR2(KTR_SMP, "%s: restarted %d", __func__, curcpu);
 436 }
 437
 438 static void
 439 cpu_ipi_preempt(struct trapframe *tf)
 440 {
 441         struct thread *td;
 442
 443         td = curthread;
 444         thread_lock(td);
 445         if (td->td_critnest > 1)
 446                 td->td_owepreempt = 1;
 447         else
 448                 mi_switch(SW_INVOL | SW_PREEMPT, NULL);
 449         thread_unlock(td);
 450 }
 451
 452 static void
 453 spitfire_ipi_selected(u_int cpus, u_long d0, u_long d1, u_long d2)
 454 {
 455         u_int cpu;
 456
 457         KASSERT((cpus & (1 << curcpu)) == 0,
 458             ("%s: CPU can't IPI itself", __func__));
 459         while (cpus) {
 460                 cpu = ffs(cpus) - 1;
 461                 cpus &= ~(1 << cpu);
 462                 spitfire_ipi_send(cpuid_to_mid[cpu], d0, d1, d2);
 463         }
 464 }
 465
 466 static void
 467 spitfire_ipi_send(u_int mid, u_long d0, u_long d1, u_long d2)
 468 {
 469         register_t s;
 470         u_long ids;
 471         int i;
 472
 473         KASSERT((ldxa(0, ASI_INTR_DISPATCH_STATUS) & IDR_BUSY) == 0,
 474             ("%s: outstanding dispatch", __func__));
 475         for (i = 0; i < IPI_RETRIES; i++) {
 476                 s = intr_disable();
 477                 stxa(AA_SDB_INTR_D0, ASI_SDB_INTR_W, d0);
 478                 stxa(AA_SDB_INTR_D1, ASI_SDB_INTR_W, d1);
 479                 stxa(AA_SDB_INTR_D2, ASI_SDB_INTR_W, d2);
 480                 membar(Sync);
 481                 stxa(AA_INTR_SEND | (mid << IDC_ITID_SHIFT),
 482                     ASI_SDB_INTR_W, 0);
 483                 /*
 484                  * Workaround for SpitFire erratum #54; do a dummy read
 485                  * from a SDB internal register before the MEMBAR #Sync
 486                  * for the write to ASI_SDB_INTR_W (requiring another
 487                  * MEMBAR #Sync in order to make sure the write has
 488                  * occurred before the load).
 489                  */
 490                 membar(Sync);
 491                 (void)ldxa(AA_SDB_CNTL_HIGH, ASI_SDB_CONTROL_R);
 492                 membar(Sync);
 493                 while (((ids = ldxa(0, ASI_INTR_DISPATCH_STATUS)) &
 494                     IDR_BUSY) != 0)
 495                         ;
 496                 intr_restore(s);
 497                 if ((ids & (IDR_BUSY | IDR_NACK)) == 0)
 498                         return;
 499                 /*
 500                  * Leave interrupts enabled for a bit before retrying
 501                  * in order to avoid deadlocks if the other CPU is also
 502                  * trying to send an IPI.
 503                  */
 504                 DELAY(2);
 505         }
 506         if (kdb_active != 0 || panicstr != NULL)
 507                 printf("%s: couldn't send IPI to module 0x%u\n",
 508                     __func__, mid);
 509         else
 510                 panic("%s: couldn't send IPI to module 0x%u",
 511                     __func__, mid);
 512 }
 513
 514 static void
 515 cheetah_ipi_selected(u_int cpus, u_long d0, u_long d1, u_long d2)
 516 {
 517         register_t s;
 518         u_long ids;
 519         u_int bnp;
 520         u_int cpu;
 521         int i;
 522
 523         KASSERT((cpus & (1 << curcpu)) == 0,
 524             ("%s: CPU can't IPI itself", __func__));
 525         KASSERT((ldxa(0, ASI_INTR_DISPATCH_STATUS) &
 526             IDR_CHEETAH_ALL_BUSY) == 0,
 527             ("%s: outstanding dispatch", __func__));
 528         if (cpus == 0)
 529                 return;
 530         ids = 0;
 531         for (i = 0; i < IPI_RETRIES * mp_ncpus; i++) {
 532                 s = intr_disable();
 533                 stxa(AA_SDB_INTR_D0, ASI_SDB_INTR_W, d0);
 534                 stxa(AA_SDB_INTR_D1, ASI_SDB_INTR_W, d1);
 535                 stxa(AA_SDB_INTR_D2, ASI_SDB_INTR_W, d2);
 536                 membar(Sync);
 537                 bnp = 0;
 538                 for (cpu = 0; cpu < mp_ncpus; cpu++) {
 539                         if ((cpus & (1 << cpu)) != 0) {
 540                                 stxa(AA_INTR_SEND |
 541                                     (cpuid_to_mid[cpu] << IDC_ITID_SHIFT) |
 542                                     (isjbus ? 0 : bnp << IDC_BN_SHIFT),
 543                                     ASI_SDB_INTR_W, 0);
 544                                 membar(Sync);
 545                                 bnp++;
 546                         }
 547                 }
 548                 while (((ids = ldxa(0, ASI_INTR_DISPATCH_STATUS)) &
 549                     IDR_CHEETAH_ALL_BUSY) != 0)
 550                         ;
 551                 intr_restore(s);
 552                 if ((ids & (IDR_CHEETAH_ALL_BUSY | IDR_CHEETAH_ALL_NACK)) == 0)
 553                         return;
 554                 bnp = 0;
 555                 for (cpu = 0; cpu < mp_ncpus; cpu++) {
 556                         if ((cpus & (1 << cpu)) != 0) {
 557                                 if ((ids & (IDR_NACK << (isjbus ?
 558                                     (2 * cpuid_to_mid[cpu]) :
 559                                     (2 * bnp)))) == 0)
 560                                         cpus &= ~(1 << cpu);
 561                                 bnp++;
 562                         }
 563                 }
 564                 /*
 565                  * On at least Fire V880 we may receive IDR_NACKs for
 566                  * CPUs we actually haven't tried to send an IPI to,
 567                  * but which apparently can be safely ignored.
 568                  */
 569                 if (cpus == 0)
 570                         return;
 571                 /*
 572                  * Leave interrupts enabled for a bit before retrying
 573                  * in order to avoid deadlocks if the other CPUs are
 574                  * also trying to send IPIs.
 575                  */
 576                 DELAY(2 * mp_ncpus);
 577         }
 578         if (kdb_active != 0 || panicstr != NULL)
 579                 printf("%s: couldn't send IPI (cpus=0x%u ids=0x%lu)\n",
 580                     __func__, cpus, ids);
 581         else
 582                 panic("%s: couldn't send IPI (cpus=0x%u ids=0x%lu)",
 583                     __func__, cpus, ids);
 584 }